Преобразователь параллельного кода в последовательный
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
льство ССС /00) 1980. ство СССР 9/00, 1984 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ Н АВТОРСМОМУ СВИДЕТЕЛЬСТ(57) Изобретение относится к вычислительной технике и может найти применение в системах передачи данных,по цифровым каналам с преобразованиемпараллельного кода в последовательный. Цель изобретения - повышениебыстродействия. Поставленная цельдостигается тем, что в преобразователь параллельного кода в последовательный, содержащий регистр 1 сдвига,счетчик 3, генератор 4 импульсов, информационные входы 5, дополнительновведен приоритетный шифратор 2. 1 ил.Заказ 4784/56 Тираж 928 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Изобретение относится к вычисли"тельной технике и может найти приме 4нение в системах передачи данных поцифровым каналам с преобразованиемпараллельного кода в последовательный.Целью изобретения является повышение быстродействия.На чертеже приведена блок-схемапреобразователя,На блок-схеме обозначены регистр1 сдвига, приоритетный шифратор 2,счетчик 3, генератор 4 импульсов, информационные входы 5, информационныйвыход 6, выход 7 начала формата преобразователя, выход 8 формата преобразуемого кода,Преобразователь работает следующимобразом.Преобразуемыйпараллельный кодвводится через информационные входы5 в разряды регистра 1 сдвига и одновременно подается на информационныевходы приоритетного шифратора 2. Разряды преобразуемого кода и разрядырегистра 1 сдвига совмещаются попервому (младшему) разряду, при этомпервый разряд преобразуемого кодаподается на информационный вход приоритетного шифратора 2, имеющего наименьший приоритет, а старший разряд -на информационный вход, имеющий выс-,ший приоритет. На выходе приоритет",ного шифратора 2 появляется двоичныйкод, числовое значение которого равноформату преобразуемого када. Указанный код записывается в счетчик 3, навыходе заема которого появляется сигнал, запускающий генератор 4 импуль-.сов и сигнализирующий во внешние це:пи о начале Формата преобразователя.Импульсы в выхода генератора 4 импульсов поступают на тактовый вход регистра 1 сдвига и на вход обратного счета счетчик 3. Сдвиг информации в регистре 1 сдвига продолжается до тех пор, пока на выходе заема счетчика 3 не появится сигнал, запрещающий работу генератора 4 импульсов.Это произойдет тогда, когда .счетчик 3 примет нулевое состояние. Этот же 10 сигнал сигнализирует ва внешние цепи о конце формата преобразователя, при этом вся информация будет выдана через информационный выход 6 потребителю и все разряды регистра 1 сдви,га оказываются обнуленными, поэтому не требуется специального сигнала сбросаПреобразователь готов к приему следующего формата преобразуемого кода.20Формула из обретенияПреобразователь параллельного ко"да в последовательный, содержащий регистр сдвига, счетчик, генератор 25 импульсов, выход которого соединенс тактовым входом счетчика и тактовым входом регистра сдвига, информационнь 1 е входы которого соединены с информационными входами преобразователя, 30 информационный выход которого соединен с выходом регистра сдвига, а выход начала формата преобразователя соединен с управляющим входом генератора импульсов и выходом заема счетчика у о т л и ч а ю щ и й с я тему что, с целью повышения быстродейст-.вия, в него введен приоритетный шифратор, информацинные входы которого соединены с информационными входами преобразователя, а выходы приоритетного шифратора соединены с информационными входами счетчика и выходами формата преобразуемого кода преобразователя.
СмотретьЗаявка
4205307, 02.03.1987
ПРЕДПРИЯТИЕ ПЯ А-3517
ЧВАНОВ БОРИС ИВАНОВИЧ, ОРЛОВ ОЛЕГ ПЕТРОВИЧ, ШОСТАК ЮРИЙ ФЕДОРОВИЧ
МПК / Метки
МПК: H03M 9/00
Метки: кода, параллельного, последовательный
Опубликовано: 23.09.1988
Код ссылки
<a href="https://patents.su/2-1425848-preobrazovatel-parallelnogo-koda-v-posledovatelnyjj.html" target="_blank" rel="follow" title="База патентов СССР">Преобразователь параллельного кода в последовательный</a>
Счетчик импульсов в -кодах фибоначчи
Номер патента: 1172006
Опубликовано: 07.08.1985
Авторы: Андреев, Лужецкий, Стахов, Черняк
МПК: H03K 23/48
Метки: импульсов, кодах, счетчик, фибоначчи
...вход элемента И 3-2, третий вход элемента И 3-3, четвертый вход элемента И 3-4. Нулевой логический сигнал с прямого выхода триггера 1-2 пос ступает на второй вход элемента .И 3-3, третий вход элемента И 3-4, четвертый вход элемента И 3-5. Нулевой логический сигнал с прямого выхода триггера-Зпоступает на второй вход 50 элемента И 3-4, третий вход элемента И 3-5, четвертый вход элемента И 3-6, Нулевой логический сигнал с прямого выхода триггера 1-4 поступает на второй вход элемента И 3-5, третий 55 вход элемента И 3-6. Нулевой логический сигнал с прямого вьгхода триг- гера 1-5 поступает на второй вход элемента И 3-6. Единичный логический сигнал с инверсного выхода триггера 1-1 поступает на первый вход элемента И 3-1. При подаче первого...
Счетчик импульсов в максимальных кодах фибоначчи
Номер патента: 1531215
Опубликовано: 23.12.1989
Автор: Арутюнян
МПК: H03K 23/64
Метки: импульсов, кодах, максимальных, счетчик, фибоначчи
...триггер 1 первого модуля находится в режиме хранения,триггер 2 - в режиме переключения,триггер 3 - в режиме записи единицыи четвертый тактовый импульс устанаввивает счетчик в состояние 101000Перед поступлением пятого тактового импульса триггер 1 первого модуля находится в режиме записи нуля,триггер 2 - в режиме записи единицы,триггер 3 - в режиме хранения и пятый тактовый импульс устанавливаетсчетчик в состояние 011000,Перед приходом шестого тактовогоимпульса триггер 1 первого модулянаходится в режиме записи единицы,триггеры 2 и 3 - в режиме храненияи шестой тактовый импульс устанавливает счетчик в состояние 111000. Перед приходом седьмого тактового импульса триггеры 1 - 3 первого модуля находятся соответственно в режимах записи нуля,...
Реверсивный счетчик импульсов
Номер патента: 437231
Опубликовано: 25.07.1974
МПК: H03K 29/00
Метки: импульсов, реверсивный, счетчик
...который выдаст одиночный импульс на преобразователь 18 разности фаз в число импульсный код и на вход закрытой схемы 27 совпадения, На второй вход схемы преобразователя 18 разности фаз поступает импульс опорной последовательности через вторую открытую схему 23 совпадения.Таким образом формируется временной интервал, пропорциональный разности фаз в прямом коде, который заполняется импульсами вспомогательной тактовой последовательности. При отрицательном числе первый импульс опорной последовательности через открытую схему 24 совпадения переключит блок 19 синхронизации, который выдаст одиночный импульс на преобразователь 18 разности фаз в числоимпульсный код и на вход открытой схемы 27 совпадения. На второй вход схемы...
Счетчик импульсов
Номер патента: 884151
Опубликовано: 23.11.1981
Автор: Баранов
МПК: H03K 23/00
...7,Возврат триггера 2 в нулевое состояние при. водит к формированию на его инверсном вы. ходе сигнала логической единицы, который открывает элемент 5 И первого разряда регистра сдвига 3, на первый вход которого в это время сдвигается с выхода элемента 6 ИЛИ первого разряда регистра 3 сдвига сигнал логической единицы предыдущего состояния триггера 2. Таким образом, на выходе элемента 5 И первого разряда регистра 3 сдвига формиру ется сигнал логической единицы, который сдвигается с выхода регистра 3 на его вход, Спус. тя (й - 1) такт, где М количество разрядов регистра 3 сдвига, на выходе элемента 5 И второго разряда регистра сдвига 3 будет действовать сигнал логической единицы, В это время второй входной импульс, действующий на вхо....
Счетчик импульсов
Номер патента: 1112576
Опубликовано: 07.09.1984
МПК: H03K 23/10
...выходы которого соединены с вторыми входами соответственно ключа 9 записи нуля и ключа 10 записи единицы. В ячейке 5 четности имеется дополнительная обмотЪа записи нуля, которая включена между выходом ключа 10 записи единицы ц входами обмотки записи старших раэ" рядов линейки 6 магнитных элементов памяти, а также дополнительная обмотка записи единицы, которая включена между выходом ключа 9 записи нуля и входом обмотки записи нуля младшего разряда линейки 6 магнитных элементов памяти, В разрядном распределителе 13 импульсов выход нулевого разряда соединен с первым входом управления синхронизатора 14 импульсов, обмотка записи нуля ячейки 5 четности включена между выходом ключа 9 записи нуля и входами обмоток записи нуля сердечников старших...
Предыдущий патент: Самопроверяемый тестер для кода “2 из 7
Следующий патент: Устройство для исправления -кратных ошибок
Случайный патент: Устройство для приема периодических сигналов, лежащих ниже уровня шумов