Устройство для обнаружения и ис-правления ошибок b блоках вычисли-тельной машины

Союз Советски кСоциалистическивРеспублик О П И С А Н И Ец 840912ИЗОБРЕТЕН ИЯк Автоскому свидвтвльствЯ 06 Е 11/08 с присоелннением заявки Лф Госудорствониый комитет СССРОпубликовано 23. 06. 81. Бюллетень,% 23 Дата опубликования описания 25. 06. 81(71) Заявитель 54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И ИСПРАВЛЕНИЯ ОШИБОК 3 БЛОКАХ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ 1Изобретение относится к вычислительной технике и может быть использовано для обнаружения и исправления ооибок в тракте приема-передачи дискретных данных (например, при считывании данных из оперативной памяти в устройство управления памятью вычислительной машины).Устройство для обнаружения и исправления ошибок представляющее собойтО систему памяти, организованную в виде набора одноразрядных матриц, и блок- транслятор, осуществляющий кодирование информации в случае записи, и обнаружение и исправление ошибки в слу 5 чае чтения. Этот блок-транслятор ориентирован на взаимодействие со специфвтчески организованной памятью, используемой в аэрокосмических вычислительных системах 11.Однако быстродействие предлагаемого устройства ограничено.Наиболее близким к предлагаемому изобретению техническим решением явля 42ется устройство, которое содержит входной регистр, блок коррекции информации, дешифратор, выходной регистр, формирователь синдрома ошибки, две схемы сравнения, блок коррекции четности, селектор четности, селектор псевдоэталонного кода Хэмминга, селектор информации, корректор псевдо- эталонного кода Хэмминга, регистр четности, контрольную схему сравнения, корректор контрольного кода Хэмминга, буферный регистр, два логических элемента И, регистр синдромов, генератор четности.Данное устройство имеет более высокое быстродействие и предназначено для использования.в тракте чтения данных из полупроводниковой оперативной памяти современных универсальных вычислительных машин 21.Однако в этом устройстве в целях контроля оборудования требуется повторное определение синдрома ошибки для циклически сдвинутой информации..ВНИИПИ Гос по дела 113035, МосквТираж 745 рственного коми зобретений и от Ж, Раушская та СССРытийб., д. 4/5з 84 О 9 Поэтому быстродействие этого устройства ограничивается из-за необходимости использовать оборудование для обнаружения и исправления ошибок по Хэмиингу два раза последовательно при5 считывании каждого слова данных из оперативной памяти. Кроме того, обнаруживаются не всенеисправности оборудования, что может приводить к искажению данных на выходе, при этом устройство содержит избыточное оборудование. Цель изобретения - повышение быст,родействия устройства и достоверности передачи данных путем введения средств 5 аппаратного контроля оборудования, не требующих использование оборудования для обнаружения и исправления ошибок по Хэммингу два раза последовательно при передаче слова данных.Для достижения поставленной цели в устройство для обнаружения и исправления ошибок в блоках вычислительной машины, содержащее входной регистр,15 управляющий вход которого является первым управляющим входом устройства, информационный вход - информационным входом устройства, контрольный вход - контрольным входом устройства, а30 выход подключен к информационному входу блока .коррекции информации, адресный вход которого соединен с выходом дешифратора, а выход - с информационным входом выходного регист 35 ра, управляющий вход которого является вторым управляющим входом устройства, а первый выход - информационным выходом устройства, первый формирователь синдрома ошибки, выход синд 40 рома которого подключен к первому входу первой схемы сравнения, выход которой является первым выходом ошибки устройства, блок коррекции четности, вход коррекции которого подключен к45 выходу корректируемой ошибки дешифратора, и вторую схему сравнения, введены блок контроля дешифратора, Формирователь контрольного кода по четности скорректированной информации и второй формирователь синдрома ошибки,50 выход которого соединен со вторым входом первой схемы сравнения, а вход - с выходом входного регистра и со входом первого формирователя синдрома55 ошибки, выход контроля.по четности которого подключен ко входу контроля по .четности блока коррекции четности, а выход синдрома - ко входу дешифратора и ко входу синдрома блока контроля дешифратора, входы корректируемой ошибки, некорректируемой ошибки и неразрешенных комбинаций которого соединены с выходами корректируемой ошибки, некорректируемой ошибки и неразрешенных комбинаций дешифратора, соответственно, а выход является вторым выходом ошибки устройства, выход блока коррекции четности, подключен к первому входу второй схемы сравнения, второй вход которой соединен с выходом формирователя контрольного кода по четности скорректированной информации, вход которого подключен ко второму выходу выходного регистра, а выход является выходом контрольных разрядов по четности устройства, выход второй схемы сравнения является третьим выходом ошибки устройства.Предлагаемое техническое решениеобеспечивает обнаружение и исправление ошибок по Хэммингу без повторногоиспользования оборудования, вырабатывающего синдром ошибки, что позволяетисключить из состава устройства селектор псевдоэталонного кода Хэмминга,регистр четности, регистр синдромов,селектор информации,На фиг. 1 представлена блок-схемаустройства для обнаружения и исправления ошибок в блоках вычислительноймашины; на фиг, 2 - блок-схема формирователя синдрома ошибки; на фиг,3блок-схема блэка коррекции информации; на фиг. 4 - блок-схема формирова.теля контрольного кода по четностискорректированной информации; нафиг. 5 - блок-схема блока коррекциичетности; на фиг. б - кодировочнаятаблица для используемого кода Хэмминга; на фиг. 7 - таблица декодирования синдрома ошибки.Устройство для обнаружения и исправления ошибок в блоках вычислительной машины содержит входной регистр 1,первый формирователь 2 синдрома ошибки, схему 3 сравнения, дешиФратор 4,блок 5 коррекции информации, блок 6коррекции четности, выходной регистр 7,Формирователь 8 контрольного кода почетности скорректированной информации, схему 9 сравнения, блок 1 О контроля дешифратора, включающий в себяодин логический элемент 11 сложенияпо модулю два на восемь входов (почислу разрядов в синдроме ошибки),один логический элемент 12 сложенияпо модулю два на два входа, четыре логических элемента НЕ 13, два логических элемента И 14 на два входа, один логический элемент ИЛИ 5 на .четыре входа, второй формирователь 16 синдрома ошибки, информационный вход 17 устройства, вход 18 контрольных разрядов по Хэммингу, вход 19 информации и контрольных разрядов первого формирователя синдрома ошибки, выход 20 контрольных разрядов по четности первого формирователя синдрома ошибки, выход 21 синдрома ошибки первого формирователя сийдрома ошибки, адресный вход 22 блока коррекции информации, информационный вход 23 блока коррекции информации, информационный выход 24 блока, коррекции информа-"ции, вход 25 коррекции блока коррекции четности, вход 26 контрольных разрядов по четности блока коррекции четности, выход 27 скорректированной четности блока коррекции четности, информационный вход 28 формирователя контрольного кода по четности скор ректированной информации, информаци 1 онный выход 29 устройства, выход 30 контрольных разрядов по четности устройства, первый управляющий вход 31 устройства, второй управляющий вход 32 З, устройства, первый выход 33 ошибки устройства, второй выход 34 ошибки устройства, третий выход 35 ошибки устройства.Формирователь синдрома ошибки (фиг.2) содержит восемь (по числу байтов в 64-х разрядном двойном слове) восьмивходовых логических элементов 36 сложения по модулю два, представляющих собой формирователь контрольного 4 О кода по четности, восемь (по числу контрольных разрядов по Хэммингу) логических элементов 37 сложения по модулю два на 19 входов каждый (в соответствии с таблицей 1), вход 19 ин формации и контрольных разрядов, выход 20 контрольных разрядов по четнос. ти,.выход 21 синдрома ошибки.Блок коррекции информации (фиг,З) содержит 64 (по числу разрядов в двойном слове) логических элементов 38 сложения по модулю два на два входа каждый, адресный вход 22, информационный вход 23, информационный выход 24.Формирователь контрольного кода пс 5 четности скорректированной информации (фиг. 4) содержит восемь (по числу, байтов в 64-х разрядном двойном слове) логических элементов 39 сложения по модулю два на восемь входов каждый, информационный вход 28, выход 30контрольных разрядов по четности,который является выходом устройства.Блок коррекции четности (фиг.5)содержит логический элемент 40 сложения по модулю два на девять входов,вход 25 коррекции, вход 26 контрольных разрядов по четности, выход 27скорректированной четности,Устройство работает следующим образом.Известно, что для обнаружения и ис.правления ошибок передаваемой информа.ции (например, информации, считаннойиз оперативной памяти в устройствоуправления памятью) можноиспользовать код Хэмминга.При этом необходимо образовать новые разряды кода Хэмминга, соответствующие принятой информации, сравнитьполученный код с вновь выработаннымкодом Хэмминга, определить в какоминформационном разряде произошла ошибка и откорректировать данный информационный разряд.Передаваемое двойное слово (64-еразряда) и восемь контрольных разрядов по Хэммингу поступают по. входам 17 и 18 соответственно на входной регистр 1, запись на который разрешается управляющим сигналом, поступающим на вход 31.Информация и контрольные разрядыс регистра 1 поступают на вход 19первого формирователя 2 синдромаошибки, Под синдромом ошибки понимаемрезультат поразрядного сложенияпо модулю два принятого и выработанногокодов Хэмминга. На первой ступени формирователя 1 вырабатывается побайтнаячетность, на второй производится сравнение выработанного кода Хэммингас кодом, принятым на регистр 1.Контрольные разряды по Хэммингувырабатываются в соответствии с таблицей на фиг. 1, где знаком "Х" помечены те информационные разряды, которые.участвуют в образовании данногоконтрольного разряда по Хэммингу. Поскольку неправильно выработанный синдром ошибки может привести к неправильной коррекции информации, в устройство введен второй формирователь 16 синдрома ошибки, дублирующий первый. Синдромы ошибки с выхода 21 формирователя 2 и с выхода второго формирователя 16 поступают на входы схемы 3 срав-.нения, В случае несравнения выработан 7 84091ных синдромов вырабатывается сигнал1 ошибки на выходе 33. Далее синдромошибки с выхода 21 формирователя 2поступает на вход дешифратора 4. Дешифратор 4 декодирует разряды синдро 5ма ошибки в соответствии с таблицейна Фиг. 2, где символами 5(1=0-:7)обозначены разряды синдрома ошибки,знаком + обозначена комбинация разрядов синдрома ошибки (все они равнынулю), при которой коррекция данныхне требуется. Пустая клетка таблицы на Фиг. 2 соответствует комбинации разрядов синдрома ошибки, котораяуказывает на некорректируемую (например, двойную) ошибку данных, числамиот 0 до 63 и символами С (1=0-.7)обозначены разряды данных и разрядыконтрольнОГО кода ПО ХэмминГу соответственно. При таких комбинацияхразрядов синдрома ошибки в названномразряде данных или контрольном разряде есть корректируемая ошибка,Так как используемый код Хэммингаобладает избыточностью, то часть комбинаций разрядов синдрома, отмеченныхсимволом Н (недопустимые комбинации),определяет ошибку аппаратуры дешифратора. Сигналы дешифратора 4, позиционйо определяющие номер одного из 64-хразрядов данных с ошибкой, поступаютна вход 22 блока коррекции информации. Поскольку часто скорректированную информацию передают с контрольными разрядами по четности (например,35считанную с контрольными разрядамипо Хэммингу из оперативной памяти,информацию передают в блок в запросчс контрольными разрядами по четности),нет необходимости корректировать конт 4,рольные разряды по Хэммингу. На вход 23блока коррекции информации поступаетинформация с регистра 1. Так как неправильно декодируемый дешифратором 4синдром ошибки может привести к неправильной коррекции информации, введен блок 10 контроля дешифратора. Изтаблицы на фиг. 2 следует, что корректируемой ошибке в информационных иликонтрольных разрядах соответствует нечетный синдром ошибки; некорректируемой ошибке и ситуации, когда ошибкинет, соответствует четный синдром. Дешифратор ошибки Функцонирует неправильно, если есть сигнал на выходе неразрешенных комбинаций дешифратора, если нет сигнала на выходе корректируемой ошибки дешифратора, а синдром нечетный, если нет сигнала на выходе некорректируемой ошибки дешифратора, а синдром четный, и если дешифратор указывает одновременно на . корректируемую и некорректируемую ошибку.При этом на выходе 35 вырабатывается сигнал ошибки, информация с выхода 24 блока 5 коррекции информациипоступает на выходной регистр 7, запись на который разрешается управляющим сигналом, поступающим по входу 32, и с регистра 7 подается на выход 29.Данные со второго информационного выхода регистра 7 поступают на вход 28формирователя контрольного кода почетности скорректированной информации. Выработанные контрольные разрядыподаются на выход 30,Для контроля тракта передачи информации с входного регистра на выходной,а также для контроля работы блока коррекции информации и Формирователя контрольного кода по четности скорректированной информации используетсяблок 6 коррекции четности, на вход 26 которого поступает. побайтная четностьпринятой информации с выхода 20 первого формирователя 2 синдрома ошибки, а на вход 25 - сигнал о том, что должна быть коррекция в информационном разряде. Таким образом, на выходе 27 получаем предсказанную четность информации с учетом коррекции), которая поступает на первый вход схемы 9 сравнения, на второй вход которой поступает четность скорректированной информации из блока 8. В случае несравнения на выходе 34 вырабатывается сигнал ошибки.Повышение быстродействия достигнуто путем введения средств сквозного аппаратного контроля, не требующих Использования оборудования для обна-, 1Ружения и исправления ошибок.по Хэммингу два раза последовательно при передаче каждого слова данных.В предлагаемом устройстве сквозной контроль работы оборудования построен таким образом, что операция обнаружения и исправления ошибок поХэммингу для каждого передаваемого слова данных производится один раз.Это позволяет увеличить быстродействие при передаче данных в два раза.Предлагаемое техническое решение позволяет существенно повысить достоверность передачи данных. Кроме того, не требуется оборудование для хране9 8409 ния промежуточных результатов контроля, что позволяет сократить оборудование примерно на 203 и тем самым также повысить достоверность передачиданных.Формула изобретенияУстройство для обнаружения и исправления ошибок в блоках вычислительной машины, содержащее входной регистр, управляющий вход которогоявляется первым управляющим входом устройства, контрольный вход - контрольным входом устройства, а выход подключен к информационному входу блока коррекции информации, адресный вход которого соединен с выходом дешифратора, а выход - с информационным о входом выходного регистра, управляющий вход которого является вторым управляющим входом устройства, а первый выход - информационным выходом устройства, первый формирователь синд- рома ошибки, выход синдрома которого подключен к первому входу первой схемы сравнения, выход которой является первым выходом ошибки устройства, блок коррекции четности, вход коррекции которого подключен к выходу корректируемой ошибки дешифратора, и вторую схему сравнения, о т л и - ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства и достоверности передачи данных, в него введены блок контроля дешифратора, формирователь контрольного кода по четности скорректированной информации и второй формирователь синдро О 12 10ма ошибки, выход которого соединен со вторым входом первой схемы сравнения, а вход - с выходом входного регистра и со входом первого формирователя синдрома ошибки, выход контроля по четности которого подключен ко входу Контроля но четности блока коррекции четности, а выход синдрома ко входу дешифратора и ко входу синдрома блока контроля дешифратора, входы корректируемой ошиоки, некорректируемой ошибки, и неразрешенных комбинаций которого соединены с выходами корректируемой ошибки, некорректируемой ошибки и неразрешенных комбинаций дешифратора, соответственно, а выход является вторым выходом ошибки устройства, выход блока коррекции четности подключен к первому входу второй схемы сравнения, второй вход которой соединен с выходом формирователя контрольного кода по четности скорректированной информации, вход которого подключен ко второму выходу выходного регистра, а выход является выходом контрольных разрядов по четности устройства, выход второй схемы сравнения является третьим выходом ошибки устройства. Источники информации,принятые во внимание при экспертизе1. СагйЬу С.Г, А шелогу 5 узйевдез 19 п кЬ 1 сЬ сап со 1 егае па 1 с 1 р 1 езсога 9 е аггау Гац 1 йз. Ргас, 7 йЬ Аппц5 оцЬеазй Ьцар 5 узй,ТЬеогу АцЬцгпТцз 1 еце. А 1 а 1975, Мех-УогЕ,2. Авторское свидетельство СССРпо заявке У 2546739/24, 29,05, 78840912 х х х к к ьс Ъф х ЪС х х х к х н н х к к х х х х х х м х х х к К х х Ъф; х х х х х х х Ъ х к х к Щ к к х Ъ 4 к к к Ъйф к к к зс к ЪСх ЭС фс 3 С ЪС к ъС кк км кк М ъ ФЪ Фц 1 с к к х х х х к к к к к х к к ЭФ м к х э 4 к к к к к к к к х к х к К кс к М к х х к х х х х к к ЪС к к к к эс ФС х эс х к 3( к х х х н ЪС к к х х м м к к х с к х ьс к х к х х х х х к ххх х х м х х х х х ъс хф х х х х х Ъеф х х х Ъс к