Формирователь многочастотного сигнала

50 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ. ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ БРЕТЕНИЯ ОПИСАНИ АВТОРСКОМУ ТЕЛЬСТ 480/ 24-092,851,88. Бюл. Р 2Карпов, 1 О.Б.Доворецкийишников374,4(088.8)рское свидетельство СССРкл. Н 03 В 21/02, 1982кое свидетельство СССРкл. Н 03 В 19/00, 1983 О но в я часЧ еравеждутном памя 9 йблокфильтр(54) ФОРМИРОВАТЕЛЬ МНОГОЧАСТОТН СИГНАЛА(57) Изобретение м.б. использов измерительной технике для сняти тотных х-к сигналов в области Н Цель изобретения - уменьшение н номерности сдвигов по частоте м сигналами в выходном многочасто сигнале. Форм-ль содержит г-р 1 товых импульсов, счетчики 2 и 3 мирователь 4 импульсов, блок 5 ти, регистры 6 - 8 памяти, ЦАЛ 10, цифровую линию 11 задержки, гебраич. сумматор 12, управляем инвертор 13, сумматоры 14 - 16;17 постоянного запоминания и35 50 1 13671Изобретение относится к радиотехнике и связи и может быть использовано в измерительной технике для снятия частотных характеристик сигналов в области низких частот.5Целью изобретения является уменьшение неравномерности сдвигов по частоте между сигналами в выходном многочастотном сигнале.На фиг.1 приведена структурная электрическая схема формирователя многочастотного сигнала; на фиг.2,3 и 4 - временные диаграммы, поясняющие работу формирователя многочастотного сигнала; на фиг.5 - спектральные характеристики выходного сигнала.Формирователь многочастотного сигнала содержит генератор 1 тактовых импульсов, первый и второй счетчики 2 и 3, формирователь 4 импульсов, блок 5 памяти, первый, второй и третий регистры 6,7 и 8 памяти, первый и второй цифроаналоговые преобразователи 9 и 10, цифровую линию 25 11 задержки, алгебраический сумматор 12, управляемый инвертор 13, первый, второй и третий сумматоры 14,15 и 16, блок 17 постоянного запоминания и фильтр 18 нижних частот.30Формирователь многочастотного сигнала работает следующим образом.С выхода генератора 1 тактовых импульсов на счетные входы первого и второго счетчиков 2 и 3 поступают тактовые импульсы. Во время первого такта работы формирователя многочастотного сигнала на выходе первого счетчика 2 формируется нулевой адресный код, при этом происходит считывание информации в блоке 5 памяти из нулевой ячейки, На информационный вход второго счетчика 3 поступают код, определящий его коэффициент пересчета, и соответственно количество временных подканалов формирователя многочастотного сигнала. На первый вход первого сумматора 14 поступает код, определяющий начальное значение аргумента функции в первом временном подканале, а на первый вход второго сумматора 15 поступает код, определяющий изменение начального значения аргумента от одного временного подканала к другому. Начиная с второго так 55 та работы формирователя многочастотного сигнала и до появления импульса конца периода задержки с выхода цифровой линии 11 задержки, поступающе 28 2го на вход начальной установки второго счетчика 3, на первом входе первого сумматора 14 присутствует нулевоезначение кода, а на первом входе второго сумматора 15 и на информационном входе второго счетчика 3 значение кода не меняется. При этом навыходе второго регистра 7 при подаче-го синхроимпульса формируется начальное значение аргумента в 1-омвременном подканале (фиг,За). Импульс переполнения второго счетчика3 (фиг.Зб) обнуляет второй регистр 7.Принцип формирования начального значения аргумента синусоидальной функции и сигнал на выходе второго счетчика 3 приведен на временных диаграммах фиг.За,б. На первый вход алгебраического сумматора 12 поступаеткод начального значения аргумента синусоидальной функции, который суммируется с кодом, поступающим с первого выхода цифровой линии 11 задержки.Результат суммирования, пройдя безизменения через управляемый инвертор13, поступает на информационный входцифровой линии 11 задержки. По окон-.чании очередного периода задержкипри неизменном начальном значении впервом временном подканале, поступающего на второй вход алгебраическогосумматора 12, производится суммирование начального значения аргумента сего текущим значением, считываемымс выхода цифровой линии 11 задержки,и начальное значение аргумента приобретает смысл приращения аргументафункции от периода к периоду. Приэтом на входе блока 17 постоянногозапоминания формируется линейно нарастающий сигнал, состоящий из отсчетов, следующих через период задержки.При переполнении алгебраического сумматора 2 на его выходе импульса переноса появляется сигнал переполнения, который фиксируется формирователем 4. С выхода формирователя 4 сиг-,нал добавления единицы в младший разряд поступает на второй управляющийвход алгебраического сумматора 12.При этом алгебраический сумматор 12выполняет операцию А+В+1, Управляемый инвертор инвертирует полученныйрезультат. Управляющий сигнал с выхода формирователя 4 вместе с результатом вычисления записывается в цифровую линию 11 задержки и в следующемпериоде меняет код операции алгебраи13671 55 Формирователь многочастотного сигнала, содержащий последовательно сое 3ческого сумматора 12 с операции суммирования на операцию вычитания, которая выполняется до следующего появления сигнала переполнения. После этого выполняются операции А-В, а управляемый инвертор 13 инвертирует полученный результат. В следующем периоде управляющий сигнал меняет код операции алгебраического сумматора 10 12 с операции вычитания на операцию суммирования. Принцип формирования аргумента синусоидальной функции в одном временном подканале показан на фиг.2 а,б. В остальных временных под каналах в периоде задержки изменение значения аргумента происходит аналогично (фиг.4). Сигнал с выхода блока 17 постоянного запоминания поступает на вход первого цифроаналогового пре образователя 9 и на второй вход третьего сумматора 16. Рециркуляционный накопитель, состоящий из третьего сумматора 16 и третьего регистра 8, производит суммирование отсчетов си нусоидальных колебаний, сформированных во всех временных подканалах внутри каждого периода. При этом код временных подканалов преобразуются в один канал. Третий регистр 8 осу- зо ществляет задержку сигнала на один временной подканал. По окончании операции суммирования отсчетов синусоидальных колебаний во всех временных подканалах в каждом из периодов третий регистр 8 устанавливается в нуль управляющим сигналом, поступающим с выхода второго счетчика 3 на вход установки нуля третьего регистра 8, По отрицательному фронту того же сиг О нала, подаваемого на вход записи первого регистра 6, показанного на фиг.3 б, происходит перезапись информации с выхода третьего сумматора 16 в регистр 6. Сигнал с выхода регист ра 6 поступает на вход второго цифроаналогового преобразователя 10, а с выхода .цифроаналогового преобразователя 1 О через фильтр 18 нижних частот - на третий выход формирователя многочастотного сигнала. Принцип формирования спектра сигналов на выходе второго цифроаналогового преобразователя 10 и на выходе фильтра нижних частот 18 показан на фиг.5 а,б. Формула и з обретения 284диненные первый счетчик, блок памяти и второй счетчик, последовательно соединенные блок постоянного запоминания и первый цифроаналоговый преобразователь, выход которого является первым выходом формирователя многочастотного сигнала, последовательно соединенные первый регистр памяти и второй цифроаналоговыйпреобразователь, формирователь импульсов и генератор тактовых импульсов, о т л и - ч а ю щ и й с я тем, что, с целью уменьшения неравномерности сдвигов по частоте между сигналами в выходном многочастотном сигнале, в него введены последовательно соединенные цифровая линия задержки, алгебраический сумматор и управляемый инвертор, носледбвательно соединенные первый сумматор, второй сумматор и второй регистр памяти, последовательно соединенные третий сумматор и третий регистр памяти, выход которого сое-. динен с первым входом третьего сумматора, и фильтр нижних частот, вход которого соединен с выходом второго цифроаналогового преобразователя, счетные входы первого и второго счетчиков объединены с входами синхронизации второго и третьего регистров памяти, формирователя импульсов и цифровой линии задержки и соединены с выходом генератора тактовых импульсов, второй и третий выходы блока памяти соединены с первыми входами соответственно первого и второго сумматоров, второй вход первого сумматора объединен с вторым входом алгебраического. сумматора и соединен с выходом второго регистра памяти, выход управляемого инвертора соединен с информационными входом цифровой линии задержки и с адресным входом блока постоянного запоминания, выход которого соединен с вторым входом третьего сумматора, выход третьего сумматора соединен с информационным входом первого регистра памяти, вход записи которого объединен с входами установки нуля второго и третьего регистров памяти и соединен с выходом второго счетчика, вход начальной установки второго счетчика соединен с вторым выходом цифровой линии задержки, третий выход которой соединен с первым управляющим входом алгебраического сумматора, выход импульса переноса алгебраического сум 5 1 З матора соединен с информационным входом формирователя импульсов, выход которого соединен с управляющим входом управляемого инвертора, с управляющим входом цифровой линии задержки и с вторым управляющим входом ал 67128 6гебраического сумматора, выход блока постоянного запоминания является вторым выходом формирователя многочастотного сигнала; а выход фильтра нижних частот в , третьим выходом формирователя многочастотного сигнала,1367128 Лаю сй Составитель Ю.МаксимовТехред М.Ходакич ектор Л. Пилипенк едактор Н.Швыдкая Заказ 6849/53 дписно роизводственно-полиграфическое предприятие, г, Ужг ул. Проектная, 4 ВНИ п 113, Москва Ж, Ра омитета СССРоткрытийская наб., д