Устройство для распознавания образов

СООЗ СОВЕТСКИХ ОЦИАЛИСТИЧЕСКИ СПУБЛИК 223 06 К 9/00 50 ЗОБРЕТЕНИ ПИС знаков нтеграль .Якубов 84.(54) УСТРОЙСТОБРАЗОВ АСПОЗНАВАНИЯа ю ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ К А 8 ТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Аналоговые и цифровые иные микросхемы./Под ред, С.ского. М.: Радио и связь, 1Авторское свидетельствоВ 860100, кл. С 06 К 9/00,(57) Изобретение относится к авто. матике и вычислительной технике и может быть использовано в системах автоматического распознаваниясигналов, кодов. 11 елью изобретенияявляется повышение быстродействияустройства за счет ускорения процесса сравнения признаков образов. Устройство содержит два блока 1, 2 сравнения, блок 6 памяти, два счетчика 5,10 адреса, элемент ИЛИ 3, два регистра, 4, 8, блок 7 управления, мультиплексор 9, элемент 11 задержки. Введение дополнительного регистра, мультиплексора, счетчика адреса, элемента задержки и изменение блока управления позволяют повысить рабочую частоту устройства и увеличить его быстродействие, 1 з.п. ф-лы, 2 ил.1Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах автома 3542 10 ф 15 20 35 ао 45 50 55 тического распознавания знаков, сигналов, кодов.Цель изобретения - повышение быстродействия устройства за счет ускорения процесса сравнения признаков образов.На Фиг,1 приведена структурнаясхема устройства; на Фиг.2 - структурная схема блока управления.Устройство для распознавания образов содержит блоки 1 и 2 сравненияэлемент ИЛИ 3, кольцевой сдвигающийрегистр 4, счетчик 5 адреса, блок 6памяти, блок 7 управления, параллель -ный регистр, 8, мультиплексор 9, дополнительный счетчик 10 адреса, элемент 11 задержки. Блок управлениясодержит триггер 12, второй элемент13 задержки, генератор 14 импульсов,первый элемент 15 задержки, элементИ 16, третий элемент 17 задержки,четвертый элемент 18 задержки, элемент И-НЕ 19,пятый 20 и шестой 21элементы задержки, триггер 2.Реализовано устройство ца следующих интегральных микросхемах: блоки1 и 2 сравнения - К 531 СП 1 П,К 531 ЛИ 1 П; элемент ИЛИ 3 - К 531ЛЕ 1 П; регистры 4 и 8 - К 155 ИР 13;счетчики 5 и 10 - К 531 ИЕ 7 П; блок6 памяти - К 155 РЕ 3; мулыиплексор9 - К 53 1 КП 7 П; триггер 12 - К 53 1ТВ 9 П; элементы 11, 13, 15, 17, 18,20 и 2 1 задержки - К 155 АГ 3; элемент И 16 - К 531 ЛИ ЗП; элементИ 19 - К 531 ЛА 2 П; триггер 22 - К531 ТМ 2 П.Устройство работает следующим образом.В исходном состоянии (перед началом распознавания) в каждый разрядкольценого сднигающего регистра 4 ипараллельного регистра 8 занесены"1", счетчики 5 и 10 обнуления, триггер 12 установлен в "0", триггер 22установлен в "1" (линии обнуленияи установки це показаны).Элементы задержки устройства осуществляют задержки и Формируют следующие длительности импульсов. Элемент 13 задержки осуществляет задержку на время Т относительно срезаимпульса, Формируемого триггером 12,и Формирует импульс длительностьюТ ; 2. Элемент 15 задержки осущест 23 2вляет задержку ца время Т + Т:10 относительно Фронта импульса, формируемого триггером 12, и формирует импульс длительностью Т:2 + Т; 10. Элемент 17 задержки осуществляет задержку на время 2 Т:5 относительно импульса, появляющегося ца выходе элемента И 16, и Формирует импульс длительностью Т:2, Элемент 18 задержки осуществляет задержку на время 2 Т относительно импульса, появляющегося на выходе элемента 17 задеРжки, и ФоР- мирует импульс длительностью Т ; 2. Элемент 20 задержки осуществляет задержку на время 2 Т + 2 Т;5 относительно импульса, появляющегося ца выходе элемента И-НЕ 19, и Формирует импульс длительностью Т ; 2, Элемент 11 задержки осуществляет задержку на время 2 Т : 5 относительно импульса, Формируемого мультиплексором 9, и Формирует импульс длительностью Т. Элемент 21 задержки осуществляет задержку на время Т : 2 относительно импульса, Формируемого элементом 20 задержки, и Формирует импульс длительностью Т : 2. Т - период тактовой частоты генератора 14.С приходом первого тактового импульса с генератора 14 импульсов на второй вход элемента И 16, на первом и третьем входах которого "1", на его выходе появляется импульс, который поступает на счетный вход счетчика 5 через элементы 17 и 18 задержки на вход разрешения записи регистра 4, через элемент 17 задержки на вход элемента И-НЕ 19 и на вход синхронизации мультиплексора 9, На разрядных выходах счетчика 5 появляется первый адрес ячейки блока 6 памяти, который поступает соответственно на информационные входы счетчика 10, на первые входы мультиплексора 9 и входы элемента И-НЕ 19. Так как на первые (селекционные) входы мультиплексора 9 пришел первый адрес ячейки блока 6 памяти и так как на втором информационном входе мультиплексора 9 уровень "1", приходящей с младшего разряда регистра 8, то по приходу стробирующего импульса с выхода элемента 17 задержки на инверсном выходе мультиплексора 9 появляется импульс ц 0 , который, поступив на тактовый вход триггера 12, устанавливает на своем инверсном выходе уровень "О", заблокировав про 13542хождение тактовых импульсов через элемент И 16, а перепадом этого уровня, поступающим на элемент 13 задержки, формирует в ней нулевой5 импульс, который, поступив на вход установки триггера в "О", устанавливает триггер 12 в исходное состояние, На прямом выходе мультиплексора 9 появляется импульс "1", который записывает в счетчик 10 информацию с выхода счетчика 5, выставив на своих разрядных выходах первый адрес ячейки блока 6 памяти, и через элемент 11 задержки поступает в блок 6 памяти, разрешив выдачу информации, хранящейся в первом адресу ячейки блока 6 памяти. Проверка принадлежности измеренного признака Р, соответствующего интервалу (а, в), осуществляется 20 блоками 1 и 2 сравнения по сигналу с элемента 15 задержки, который сформируется перепадом с "О" на "1" на прямом выходе триггера 12.Блок 1 сравнения осуществляет про верку условия Ра; , а блок 2 сравнения - условия Р с в . Величина Р с входа устройства распознавания 3поступает на первые входы блоков 1 и 2 сравнения. На третьи входы этих ЗО блоков из блока 6 памяти поступают величины а " и в, соответственно.ч 1)Выходы блоков 1 и 2 сравнения подаются на входы элемента ИЛИ 3, выход которого подключен к информационному входу младшего разряда кольцевого сдвигающего регистра 4. Число разрядов регистров 4 и 8 равно числу классов образов И. Причем номера разрядов регистров 4 и 8 соответствуют порядковым номерам классов образов. Информация в регистре 4 может циркулировать, переписываясь с выхода на вход. Циркуляция осуществляется синхронно с извлечением значений границ интервалов из блока 6 памяти таким образом, что при извлечении интервала (а, , в; ) д-го класса в младшем разряде регистра 4 находится информация, содержавшаяся в исходном состоянии в -м разряде кольцевого сдвигающего регистра 4. При попадании признака Р в интервал (а,", в" ) информация в младшем разряде регистра 4 сохраняется. В противном случае хотя бы один иэ блоков 1 и 2 сравнения вырабатывает на своем выходе единичный сигнал, который через элемент ИЛИ 3 записывает "0" в младший раз-. 23ряд регистра 4 по сигналу, поступившему с элемента 18 задержки, что соответствует исключению из дальнейшего рассмотрения класса образов с порядковым номеромАналогично производится проверка гринадлежности д-го признака интервалом (а; , в; ), . = 1, 1 (для всех И классов). Адреса ячеек блока 6 памяти, в которых хранятся границы интервалов, задаются счетчиком 10 адреса. При анализе 3-го признака с последним интервалом на соответствующих входах элемента И-НЕ 19 с соответствующих разрядных выходов счетчика 5 появляются "1," и с приходом задержанного элементом 17 задержки импульса "1" на соответствующий вход элемента И-НЕ 19 на его выходе сформируется импульс "О", который устанавливает триггер 22 в нульзаблокировав прохождение тактовых импульсов через элемент И 16, через элемент 20 задержки записывает в регистр 8 информацию из регистра 4, занявшего исходное положение. Информация в регистре 8 хранится в течение циклов сравнения каждого признака Р со всеми интервалами (а;, в ), не исключенными из дальнейшего рассмотрения классов образов с порядковыми номерами, и запись обновленной информации в него происходит после прохождения этих циклов, когда регистр 4 занимает исходное положение, Импульс с элемента 20 задержки, задержанный элементом 21 задержки, устанавливаеттриггер 22 в "1", разрешив прохождение тактовых импульсов через элемент И 16, Таким образом начинается анализ следующего Ц + 1)-го признака.При анализе признаков, следующих после первого, на разрядных выходах регистра 8 возможно присутствие как ,"1", так и "О". Присутствие "0" свидетельствует о том, что признак Р, не попал в соответствующие интерва лы и они исключены из набора И классов. Поэтому при адресах, последовательно формируемых счетчиком 5, по которым соответственно находятся интервалы, исключенные из набора Е классов мультиплексором 9, не вырабатываются импульсы записи этих адресов в счетчик 10 и сравнение признаков с интервалами, хранящимися по этим адресам, не производится. Процесс анализа признаков продолжаетсядо тех пор, пока во всех разрядах регистра 4, за исключением одного, не оказываются "О". Распознаваемый образ идентифицируется с тем классом, номер которого совпадает с номером разряда кольцевого сдвигающего регистра 4, в котором сохранилась "1".Значительное повышение быстродействия распознавания достигается в результате учета и искпючения интервалов, в которые не попадают предыдущие признаки после циклов из сравнения со всеми, не выбывшими из процесса сравнения, интервалами. Поэтому исключенные интервалы выбирают из дальнейшего процесса сравнения с последующими признаками.Путем введения параллельного регистра, мультиплексора, второго счетчика адреса, элемента задержки и изменения блока управления достигается сушествеиное увеличение рабочей частоты, на которой работает устройство, и реализуется быстродействующий принцип функционирования устройства.Формула и з о о р е т е н и я1. Устройство для распознавания образов, содержащее два блока сравнения, блок памяти, счетчик адреса, элемент ИЛИ, кольцевой сдвигающий регистр и блок управления, причем первые входы блоков сравнения являются информационными входами устройства, вторые входы подключены к первому выходу блока управления, а третьи входы - к выходу блока памяти, входы элемента ИЛИ подключены к выходам блоков сравнения, а выход -. к информационному входу кольцевого сдвигаю- щего регистра, выход которого является выходом устройства, а вход синхронизации подключен к второму выходу блока управления, третий выход которого соединен со счетным входом счетчика адреса, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в устройство введены параллельный регистр, информационный вход которого подключен к выходу кольцевого сдвигающего регистра, а вход синхронизации - к четвертому выходу блока управления, мультиплексор, первые и вторые информационные входы которого подключены к адресному входу блока управления и выходу параллельногорегистра соответственно, а вход синхронизации соединен с пятым выходомолока управления, дополнительный5счетчик адреса, информационные входыкоторого подключены к выходу счетчика адреса, и адресному входу блокауправления, а выходы соединены с адресным входом блока памяти, элементзацержки, вход которого соединен спрямым выходом мультиплексора и входом синхронизации дополнительногосчетчика адреса а выход подключенк управляющему входу блока памяти,причем инверсный выход мультиплексора соединен с входом запуска блокауправления.2, Устройство по п.1, о т л и ч аю щ е е с я тем, что блок управлениясодержит первый и второй триггеры,элементы И и И-НЕ, генератор импульсов и шесть элементов задержки, причем прямой выход первого триггера25 соединен с входом первого элементазадержки, выход которого являетсяпервым выходом блока управления, инверсный выход первого триггера подключен к первому входу элемента И ивходу второго элемента задержки, выход которого соединен с установочнымвходом первого триггера, счетныйвход которого является входом запускаблока управления, выход генератораЗ 5импульсов подключен к второму входуэлемента И, третий вход которогосоединен с выходом второго триггера,выход элемента И соединен с входомтретьего элемента задержки, выходкоторого подключен к входу четвертого элемента задержки и первому входуэлемента И-НЕ, остальные входы которого являются адресным входом блокауправления, а выход соединен с вхо 45 дом пятого элемента задержки и входом установки в "0" второго триггера,вход установки в "1" которого подключен к выходу шестого элемента задерж-ки, вход которого соединен с прямымвыходом пятого элемента задержки, выходы четвертого элемента задержки иэлемента И, а также инверсный выходпятого элемента задержки и выходтретьего элемента задержки являютсявторым, третьим, четвертым и пятымвыходами блока управления соответственно,.Проектна приятие,: г. Ужгоро Тираж 671 ПодписноИИПИ Государственного комитета СССРпо делам изобретений и открытий035, Москва Ж, Раушская наб., д.4/5