Дискретный фазовращатель

(088.8)И.С. Радиот 11.: Советско Ь) 2) хническ радио,радионие пупамяти 1 ь (ДФ (ЗГ) 1 ательсумних блок 1В БП ех ах пульс нал ч СУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(57) Изобретение относится ктехнике и обеспечинает упроштем уменьшения обьема блока(БП). Дискретный фазонращатесодержит задающий генераторделитель 2 частоты, формировкодов базисных функций, БП 4матор 5, ПАП 6, фильтр 7 нижчастот, блок 8 умножителей,управления делителем частоты4 записаны коэф, Фурье для вкретных фазовых сдвигов в продного периода следования им,ЗГ 1, на вход 9 подается сиг равления в виде кодов, представляющихсобой адреса ячеек памяти БП 4. Коэффурье соответствует требуемому фазовому сдвигу, В качестне базисныхфункций, которые умножаются на коэф.Фурье, могут использоваться, например, функции Уолша. В результатесложения результатов перемножения,преобразования и фильтрации на выходе 10 формируется гармонический сигнал, фаза которого дискретно изменяется в пределах периода ЗН ), Еслифазовый сдвиг превышает период ЗГ 1,то с помощью блока 11 работа которого поясняется, осуществляется изменение на один период сигнала коэф. деления делителя 2. В результате происходит сдвиг выходного сигнала ДФВна один период счетных импульсов делителя 2В фазовращатель введенблок 11, состоящий из двух дешифраторон, двух элементов ИЛИ, двух В 5 триггеров и двух элементов И, 2 ил.5 30 35 40 45 50 55 Изобретение относится к радиотехнике и может быть использовдно для формирования гармонического сигнала с изменяющейся фазой.Цель изобретения - упрощение путем уменьшения объема .блока памяти.11 д фиг.1 представлена лектрическая структурная схема дсскретцогофдзоврдщателя; на фиг.2 - схема блокауправления делителем частоты.Дискретный фазовр;пцдтель (фиг. 1)содержит задающий генератор 1, делитель 2 частоты, формировдцель 3 кодов базисных фуцкпий, блок 4 пд(яти,сумматор 5, цифроацд.оовый преобразователь (1 И 1) 6, фильтр 7 нижнихчастот, блок 8 умножителей, вход 9управления дискретным фазоврдщателем,выход 10 дискретного фдзовращателя,блок 11 управления делителем частоты, вход 12 начальной установки блока управления делителем частоты.Блок 11 управления 1 елителем частоты (фиг.2) содержит первый 13 ивторой 14 дешифраторы, первый 15 ивторой 16 элементы ИЛИ, первый 17 ивторой 18 Р 5-триггер.1, первый 19 ивторой 20 элементь и.Дискретный фдзоврдщдтель работаетследующим образом,В блок 4 памяти записань коэффициенты Фурье для всех дискретных фдзовых сдвигов в пределах одного периода следования импу:ьсов задающего генератора 1, В начале рдбо гы дискретногофд 1 ов 1 пцд геля цд вход2 начальнойустановки блока упрдвлецця делителем частоты подается импульс, котс(рь 1, проходя через первый 5 и второй 6 элемецты ИЛИ, устдцдвлпцдст в нуле - вое состояние первый 17 ц второй 18 Р 5-триггерь.Если фдэоные сдвиги црсгисходт в пределах периода Т сле 1 овдция импульсов задающего гецердторд 1, то блок 11 не окдэыв;ет влияния цд работу делителя 2. В этом случае синхронно с работой гецердторд 1 цд вход 9 подаются коды, представ:1 яющие собой адреса ячеек памяти блокд 4, в которых 1 дццсдцы коэффициенты Фурье. Эти ко(ффициецт 1 соответствуют требуемому фдзовому сдвигу и поступают ца первые входы умножителей (8-1)-(8-4), входящие в состав блока 8 умножителей (р;(ссмдтриндется случай использовдци 1(.ть 1 рех гдрмоцик базисной функции). В ьд естве бдзцсцых функций 51015могут быть использовднь различные фуцкции, например функции Уогцпа 1(с;(д), где 1 - номер бсзисной фуцкции; 6 = г(Т, - цормировдцное текущее время с; Т, - период выходного сигнала. По сигцдлу с выхода де.пителя 2 формирователь 3 кодов базисных функций формирует функции Уолша, подаваемые цд вторые входы умножителей (8-1) в (8-4). На их внходдх формируются коды произведения функций Уолпгд на коэффициенты Фурье 0 , которые могут быть вычислены путем рдзложеция в ряд Фурье синусоиддльцой функции с зддднцым фдзовым сдвигом 2.и/г(С; =вп 2 (В - -)М,(Н)гВ, где г - ко:ичество дискретон сдвигаЛазы в одном периоде выходНОГО СИНДЛД;и - количество введеццых дискретов сдвига фазы,Результаты умцожеция суммируются в сумматоре 5 и после цифроаналогового преобрдэовдци в цифродцалоговом преобразователе 6 и фильтрдции в фильтре 7 на выходе 10 формируется гармонический сигнал, фдэа которого дискретно измецяется в пределах каждого периода сигнала задающего генератора 1. 11 ри фазовом сдвиге, превьппающем период Т эссдд(1 цего 1 ецердторд 1, рассмотрим сцдчдла случай, когда фазовый сдвиг вправо выходного сигала оказался такой, что он цд один дискрет сдвига меньше фазового сдвига, равного периоду Т, Если обозначить за К число дискретов в периоде Т, то такой сдвиг является с;вигом на (К) дискрет относительно нулевого исходного сдвига, При сдвиге вправо еще наодин дискрет ца выходе блока 4 памятикодовые комбинации ока (ывдются точно такими же, как и при нулевоы сдвиге. Поэтому, если це принять соответствующих мер, произойдет возврат фазового сдвига сигнала ца выходе устройства к исходному нулевому свпгуе 1(о при фазовом Гдви 1 е н 1 ( К 1 ) 1 искрет цд входы дешифрдторд 13 с выходов блокапоступает кодовая комбицдция, соответствуюпдя в дднцом с 1(учде (К - 1) - му фазовому сдвигу, При этом с выхода дешифрдтора3 нд 5 -вхо 1 пс рвого Р 5- триггерд 17 поступдс т (.игндл "1" и оц ге реходит в е;цш цч цос со с тс(яцне, 13открывая по первому входу первыйэлемент И 19,При сдвиге вправо еще на один дискрет с выходов блока 4 памяти навходы умножителей (8-1) в (8-4) поступает кодовая комбицация, соответствующая нулевому сдвигу выходного сигнала. Первый дешифратор 13 ньделяет информацию о том, что сдвиг равен нулю,и сигнал "1" с его выхода открываетпервый элемент И 19 по третьему входуДелитель 2 частоты н данном примерепри отсутствии управляющих воздействий осуществляет деление входных импульсов на 8. При этом можно условносчитать, что делитель 2 частоты последовательно переходит из "0-госостояния в "1"-е, во "2"-е, в "3"-еи т.д. до "7"-го, из которого он возвращается в О-е состояние. При"7"-ом состоянии делителя 2 частотыс выхода второго дешифратора 14 сигнал "1" через открытый по первомуи второму входам,первый элементИ 19 поступает на первый управляющийвход делителя 2 частоты, который меняет коэффициент деления с 8 на 9.Следовательно, по очередному счетномусигналу на его входе из состояния "7"он переходит не в состояние0", какпри коэффициенте деления, равном 8,а в "8-е состояниеПо следующемусчетному импульсу делитель 2 частотыпереходит в О"-е состояние, затемв "1"-е, во "2"-е и т.д, При состоянии "2" делителя 2 частоты с выходавторого дешифратора 14 через первыйэлемент ИЛИ 15 сигнал "1" поступаетна Р-вход первого Р 5-триггера 17,который переходит в нулевое состояниеи закрывает первый элемент И 19.Тем самым блок 11 возвращается н ис-.ходное состояние, При этом сигналуправления с первого управляющеговхода делителя 2 частоты снимается.Таким образом, делитель 2 частоты наодин период сигнала с выхода егостаршего разряда увеличивает коэффициент деления ца единицу, чем обеспечивает сдвиг ныходцого сигнала наодин период Т счетных импульсов делителя 2 частоты вправо, Тем самым осуществляется переход из (К)-го сдвига не в О-й, а в К-й сдвиг.Если из (К)-го сдвига происходитсдвиг влево, т.е. устанавливается380051 ПИ 15 поступает сигцал, которыйпереводит первый Р 5-трцггер н исходцое нулевое состояние, вследствиечего на выходе первого элемента 1 19 5 О 15 20 25 30 35 40 45 50 55 устанавливается сигнал нулевого уровня, При дальнейших сдвигах влево работа устройства це отличается от работы устройства при дискретном сдвигев пределах периода сигналов задающегогенератора 1 вплоть до достижения"0"-го фазового сдвига, когда с выхода первого дешифратора 13 на 5-входвторого Р 5-триггера 18 поступает сигнал по которому он переходит вединичное состоение, открывая по второму входу второй элемент И 20.При сдвиге влево еще на один дискрет с выходов блока 4 памяти на входы умножителей (8-1) в (8-4) поступает кодовая комбинация, соответствующая (К)-му сдвигу выходного сигнала дискретного фазовращателя. Первый дешифратор вьделяет информацию о том, что имеется (К)-й сдвиг, и сигнал с его выхода открывает второй элемент И 20 по третьему входу. В данном примере при состоянии "7" делителя 2 частоты с выхода второго дешифратора 14 сигнал "1" через открытый по второму и третьему входам второй элемент И 20 поступает на второй управляющий вход делителя 2 частоты. Делитель 2 частоты меняет коэффициент деления в данном примере с "8"-ми на "7", а именно по очередному счетномусигналу на е г о входе из состояния 7оц переходит н е в состояние 0 , к ак и ри коэффициенте дел е ния , равном 8 , а н " 1 "- е со с то яние . По следующему счетному импульсу дел и тел ь 2 частоты переходит во " 2 " -е состояние и т , д . При состоянии " 2 " делителя 2 частоты с выхода второго дешифр а то р а 1 4 через второй элемент ИЛИ 1 6 сигнал " 1 " и оступает н а Р - вход н т о ро го Р 5 - три г г ера 1 8 . Этот Р 5 - т ри г г е р переходит в нулевое состояние и закрывает второй элемент И 2 О , Т ем самым блок 1 1 в о звращается н исходное состояние , П ри этом снимается сигнал управления с второго входа делит еля 2 частоты ,Таким образом , делитель 2 частоты н а один период сигнала с выхода е го старшего разряда уменьшает к о эффициен т деления н а единицу , ч ем о б е сп е чин а е т с я сдвиг выходцо го сигнала ди ск р етно г о фа зов р аща т еля на один период Т счетных имп уль со н делителя 25 1 ЗЗ частоты влено. Поскольку с выходов блока ч н это время поступают кодовые комбинации коэффициентов Фурье, соответствующих (К)-му сдвигу, то тем самым осуществляется переход от выходного сигнала с 0-м фазовым сдвигом к сдвинутому Влево на один дискрет. Если же из нулевого сдвига осуществляется сдвиг вправо, т,е, устанавливается первый сдвиг, то установленный в единичное состояние при первом сдвиге первый Р 5-триггер 17 переходит в нулевое состояние по сигналу "1" с выхода первого дешифратора 13, через второй элемент ИЛИ 16 поступившему на его Р-вход, На выходе второго элемента И 20 устанавливается сигнал 0, блок 11 возвращается в исходное состояние и сигнал управления на второй управляемый вход делителя 2 частоты не выдается.Формула изобретенияДискретный фазонращатель, содержащий последовательно соединенные задающий генератор, делитель частоты, формирователь кодов базисных функций, блок умножителей, сумматор, цифроаналоговый преобразователь и фильтр нижних частот, выход которого является выходом дискретного фазовращателя, а также блок памяти, вход которого является входом управления дискретного фазовращателя, а первые выходы соединены с соответствующими входами блока умножителей, о т л и ч а ю щ и й с я . тем, что, с целью упрощения путем уменьшения объема блока8005 10 15 20 25 30 35 памяти, введен блок управления делителем частоты, выполненный в видепервого и второго дешифраторов,первого и второго Р 5-триггеров, первого и второго элементов ИЛИ и первого и второго элементов И, при этомпервые входы первого и второго элементов ИЛИ, выходы которых соединеныс Р-входами соответственно первогои второго Р 5-триггера, объединены иявляются нходом начальной установкиблока управления делителем частоты,входы первого дешифратора соединеныс вторыми выходами блока памяти, апервый выход соединен с 5-входомпервого Р 5-триггера, выход которогосоединен с первым входом первогоэлемента И, выход которого соединен спервым управляющим входом делителячастоты, входы второго дешифраторасоединены с выходами делителя частоты, первый выход соединен с вторымивходами первого и второго элементовИЛИ, а второй выход - с вторым входомпервого элемента И и с первым входомвторого элемента И, выход которогосоединен с вторым управляющим входомделителя частоты, второй выход первого дешифратора соединен с третьимвходом первого элемента ИЛИ, третийвыход первого дешифратора соединен стретьим входом второго элемента И ис 5-входом второго Р 5-триггера, выход которого соединен с вторым входом второго элемента И, третий входкоторого объединен с 5-входом первогоР 5-триггера, а четвертый выход первого дешифратора соединен с третьимвходом второго элемента ИЛИ.фиг,2 Составр П,Киштулинед Техред рисов Корректор Л. Бескид ел ада е аж 9(3 аказ 4142/53 исноеСССР о 4/ Проиэвод твенно-полиграфическое предприятие, г,ужгород, ул.Пр тна Т Ю(ИИПИ по де 113035, Мосударствен м иэобрете ва, Ж,ого комитет ий и открыт аушская наб фетого