Преобразователь отношения напряжений во временной интервал

ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИЙ ПИСАНИЕ ИЗОБ АВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Центральное конструкторскоебюро с опытным производством АН БССР(56) Авторское свидетельство СССРУ 1150565, кл. С 01 К 19/10,07.04,83.Жилинскас Р.-П.П. Измерители отншения и их применение в радиоизмерительной технике, М.: Советское ради1975, с147, рис.4,34. 54) ПРЕОБРАЗОВАТЕЛЬ ОТНОШЕНИЯ НАПРЯЕНИЙ ВО ВРЕМЕННОЙ ИНТЕРВАЛ57) Изобретение относится к радиоехнике и может быть использовано взмерителях коэффициента стоячей во ны в СВЧ-технике. Цель изобретенияасширение функциональных возможностей преобразователя. Для этого внего введены переключатели 13, 14,резистор 15, компаратор 16. Преобразователь также содержит источники 1 и 2 сигнала, источник 3 опорного напряжения, интегратор 4, состоящий из интегрирующей емкости 5 и усилителя 6, компаратор 7, логическую схему 8, ключ 9, входы 1 О, 19 логической схемы и ее выходы 11, 12, 17, 18, 20 - 25. Цель достигается эа счет измерения следующих параметров входногосигнала в течение одного цикла измерения: отношения напряжений, величины, обратной второму входному сигна- ф лу, постоянной времени измерительной цепи, логарифма отношения входных на- ф ф пряжений, логарифма каждого вход- . С ного напряжения. 1 э.п. ф-лы, 3 ил, 13189Изобретение относится к области радиотехники и может быть использовано в измерителях коэффициента стоя чей волны в СВЧ-технике, а также схемах спектрометров и спектрофотометров,Целью изобретения является расширение функциональных возможностей за счет одновременного измерения отношения напряжений, величины, обратной 10 одному из напряжений, логарифма отношения напряжений, постоянной времени измерительной цепи и логарифмов каждого иэ входных напряжений.На фиг1 приведена структурная схема устройства; на фиг.2 - вариант реализации логической схемы; на фиг,З - временная диаграмма работы устройства (Т, - Т - моменты времени срабатывания компараторов, Т - 20 момент времени появления синхроимпульса).Устройство содержит первый 1 и второй 2 источники сигнала, источник 25 3 опорного напряжения, интегратор 4, состоящий из интегрирующей емкости 5 и усилителя 6, выход которого соединен с первым выводом интегрирующей емкости 5, подключенной вторым выво дом к его входу, первый компаратор 7, логическую схему 8 и ключ 9, причем выход интегратора 4 соединен с пер вым входом первого компаратора 7, второй вход которого подключен к второму 2 источнику сигнала, а его выход подключен к первому 10 входу логической схемы 8, первый 11 выход которой подключен к управляющему входу ключа 9, а второй выход является пер вым 12 выходом устройства, Устройство содержит также первый 13 и второй 14 переключатели, резистор 15, второй компаратор 16, причем первый вход первого переключателя 13 подключен к 45 клемме "минус" первого 1 источника сигнала клеммой плюс подключенного к первому входу второго переключателя 14, второй вход которого подключен к выходу интегратора 4, первому входу второго компаратора 16 и входу ключа 9, выход которого соединен с входом интегратора 4 и через резистор 15 с выходом второго переключателя 14, управляющий вход которо го соединен с третьим 17 выходом логической схемы 8, четвертый 18 выход которой соединен с управляющим входом первого переключателя 13, второй 21вход которого соединен с источником3 опорного напряжения, а выход - свторым входом второго компаратора 16,выход которого подключен к второму9 входу логической схемы 8, третий20 вход которой соединен с шиной синхронизации, а с пятого по девятый21-25 выходы ее являются выходами устройства,Логическая схема 8 состоит из первого 26, второго 27, третьего 28 и четвертого 29 триггеров, элемента 2 И-НЕ 30, элемента 2 И 31, линии 32 задержки, первого 33, второго 34 и третьего 35 инверторов, элементаЗИ-НЕ 36 и первого 37, второго 38 и третьего 39 элементов ЗИ, причем третий вход 20 соединен с 8-входами второго 27, третьего 28 и четвертого 29 триггеров, второй вход 19 соединен с входом первого инвертора 33, выход которого соединен с вторым вхо-: дом элемента ЗИ-НЕ 36 и К-входом третьего триггера 28, С-входом первого триггера 26 и первым входом элемента 2 И-НЕ 30, второй вход которого, через линию 32 задержки соединен с прямым выходом первого триггера 26, инверсный выход которого соединен со своим В-входом, четвертым выходом 18 и вторым входом второго элемента ЗИ 38, первый вход которого соединен с первым входом первого 37 и третьего 39 элементов ЗИ, первым выходом 11 (на ключ 9) и прямым выходом четвертого 29 триггера, К-вход которого соединен с выходом элемента ЗИ-НЕ 36, первый вход которого соединен с вторыми входами первого 37 и третьего 39 элементов ЗИ и инверсным выходом второго триггера 27, прямой выход которого соединен с третьим 17 и шестым 22 выходами, третьим входом второго 38 элемента ЗИ и первымвходом элемента 2 И 31, второй вход которого соединен с третьим входом элемента ЗИ-НЕ 36 и выходом второго инвертора 34, вход которого соединен с первым входом 10 н третьим входом первого элемента ЗИ 37, выход которого соединен с седьмым выходом 23 и входом третьего инвертора 35, выход которого соединен с третьим входом третьего элемента ЗИ 39, К-вход второго триггера 27 соединен с выходом элемента 2 И-НЕ 30; пятый выход 21 соединен с прямым выходом третьего триггера 28, второй выход 12 - с вы3 13189 ходом элемента 2 И 31, восьмой выход 24 - с выходом второго элемента ЗИ 38 и девятый выход 25 - с выходом третьего элемента ЗИ 39.Устройство работает следующим об 5 разом,В исходном .состоянии до появления синхроимпульса через переключатель 14 резистор 15 подключается к выходу интегратора 4, через ключ 9 обьеди няются вход и выход интегратора 4, а через переключатель 13 источник 3 опорного напряжения подключен к второму входу компаратора 16.С момента появления синхроимпульса 15 (момент То) ключ 9 размыкается, а через переключатель 14 источник 1 сигнала (+П,) подключается к резистору 15. Начинается процесс линейного нарастания выходного, напряжения интег ратора 4 Ш ) и при сравнении его с напряжением источника 3 опорного напряжения (момент Т) на выходе 12 логической схемы 8 формируется сигнал, длительность которого равна 25Лг= РСПг )1где П - величина опорного напряже. опния источника 3;К - величина сопротивления резистора 15;С - величина интегрирующей емкости 5. Устройство вернулось в исходное 40 состояние и готово к следующему циклу измерения. Ф о р м у л а изобретения 4550.55 В момент времени Т срабатывает компаратор 16 и через инвертор 33 возвращает триггер 28 в исходное состояние, а на прямом выходе его получаем сигнал, длительность которого пропорциональна величине, обратной первому сигналу. Линия 32 задержки не дает возможности изменения состояния триггера 27 в момент переходного процесса, так как триггер 26 меняет свое состояние, переключатель 13 подключает вход компаратора 16 к обратной полярности источника 1 и он возвращается в исходное состояние.В момент времени Т происходит сравнение выходного сигнала интегратора с напряжением (Б) второго источника 2. Компаратор 7 вырабатывает сигнал и на выходе элемента 31 формируется сигнал, длительность которого равна Иг = (КС) "г В момент времени Тпроизойдетсравнение выходного сигнала интегра 21 4тора 4 с напряжением первого источника 1. Этот момент фиксирует компаратор 16, который своим сигналом возвращает триггер 27 в исходное состояние, меняет состояние триггера 26 изапрещает прохождение сигнала на выход 22, при этом на выходе 22 формируется сигнал с длительностью= КС.Через переключатель 13 выход интегратора 4 через резистор 15 подключается к своему входу, Начинается процесс экспоненциального разрядаемкости 5,В момент времени Т произойдетсравнение выходного сигнала интегратора 4 с напряжением второго 2 источника сигнала. Этот момент фиксируется компаратором 7, а на выходе элемента 37 формируется сигнал, длительность которого равнад = -Ксп Ж, В,),В момент Т через переключатель13 к входу компаратора 16 подключается источник 3 опорного напряжения, вмомент Т произойдет сравнение выходного напряжения интегратора 4 снапряжением источника 3 опорного напряжения. Этот момент фиксирует компаратор 16 и возвращает устройствов исходное состояние, запрещая прохождение сигналов на выходы 24 и 25.На выходе 24 формируется сигналдлительностьюд 5 = КСРп Г(1/Поп ) 1111а на выходе 255 С = КСРп 1/Б ) 11 1. Преобразователь отношения напряжений во временной интервал, содержащий первый и второй источники сигнала, источник опорного напряжения, интегратор, состоящий из интегрирующей емкости и усилителя, выход которого соединен с одним из выводов интегрирующей емкости, подключенной вторым выводом к его входу, первый компаратор, логическую схему и ключ, причем выход интегратора соединен с первым входом первого компаратора, второй вход которого подключен к второму источнику сигнала, а выход соединен с первым входом логической схе92 6ЗИ причем третий вход логической схеФмы соединен с Б-входами второго,третьего и четвертого триггеров, второй вход соединен с входом первогоинвертора, выход которого соединен свторым входом элемента ЗИ-НЕ и К-входом третьего триггера, С-входом первого триггера и первым входом элемента 2 И-НЕ, второй вход которогочерез линию задержки соединен с прямым выходом первого триггера, инверс"ный выход которого соединен со своимВ-входом, четвертым выходом логической схемы и вторым входом второгоэлемента ЗИ, первый вход которогосоединен с первыми входами первогои третьего элементов ЗИ, первым выходом логической схемы и прямым выходом четвертого триггера, К-вход которого соединен с выходом элементаЗИ-НЕ, первый вход которого соединенс вторыми входами первого и третьегоэлементов ЗИ и инверсным выходом второго триггера, прямой выход которогосоединен с третьим и шестым выходамилогической схемы, третьим входом второго элемента ЗИ и первым входом элемента 2 И, второй вход которого соединен с третьим входом элемента 0 ЗИ-НЕ и выходом второго инвертора,вход которого соединен с первым входом логической схемы и третьим входом первого элемента ЗИ, выход которого соединен с седьмым выходом ло гической схемы и входом третьего инвертора, выход которого соединен стретьим входом третьего элемента ЗИ,К-вход второго триггера соединен свыходом элемента 2 И-НЕ, пятый выход 0 логической схемы соединен с прямымвыходом третьего триггера, второйвыход - с выходом элемента 2 И, восьмой выход - с выходом второго элемента ЗИ и девятый выход - с выходом 5 третьего элемента ЗИ. 5 1318 мы, первый выход которой подключен к угравляющему входу ключа, а второй выход является первым выходом преобразователя, о т л и ч а ю щ и й с я тем, что, с целью расширения функцио нальных возможностей за счет одновременного измерения отношения напряжений, величины, обратной одному из напряжений, логарифма отношения напряжений, постоянной времени измеритель ной цепи и логарифмов обоих входных напряжений, в него введены первый и второй переключатели, резистор, второй компаратор, причем первый вход первого переключателя подключен к 15клемме "минус" первого источника сиг, нала, подключенного клеммой "плюс" к первому входу второго переключателя, второй вход которого подключен к выходу. интегратора, первому входу вто рого компаратора и входу ключа, выход которого соединен с входом интегратора и через резистор с выходом второго переключателя, управляющий вход которого соединен с третьим выходом логической схемы, четвертый выход которой соединен с управляющим входом первого переключателя, второй вход которого соединен с источником оПорного напряжения, а выход - с вто рым входом второго компаратора, выход которого подключен к второму входу логической схемы, третий вход которой соединен с шиной синхронизации, а с пятого по девятый выходы ее явля-З ются с второго по шестой выходами преобразователя соответственно.2, Преобразователь по п,1, о т л и ч а ю щ и й с я тем, что логи - ческая схема состоит из первого, вто рого, третьего и четвертого триггеров, элемента 2 И-НЕ, элемента 2 И, линии задержки, первого, второго и третьего инверторов, элемента ЗИ-НЕ и первого, второго и третьего элементов 4.Обруча едактор Л.Грат Заказ 2505/ Тираж 730 ИИПИ Государственного комите по делам изобретений и откр 3035, Москва, Ж, Раущская