Устройство для вычисления полинома -ой степени

(7 чкин, Е,Л.Полин, А.В,Дрозд 8,8)свидетельство СС 06 Г 15/31, 198 идетельство СССР С 06 Р 7/544, 19 В.А,Л качен 681.325(0 Авторское 973, кл. торское с 0115, кл,(53) (56) В 96 г.7 ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ ОРСКОМУ СВИДЕТЕЛЬСТВ 4) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПОМОВ и-Й СТЕПЕНИ(57) Изобретение относится к вычислительной технике и может быть использована в измерительно-вычислительныхсистемах, работающих в реальном масштабе времени. С целью повьппения быстродействия устройства при вычисленииполиномов с одними и теми же значениямикоэФициентови различными значениямиаргументов в устройство, содержащееэлемент И 5, счетчик 8, блоки 9, 10 памяти, сумматоры 11, 12, коммутаторы13, 14, регистр-мультиплексор 15, умножители 19, 20, введены регистры 1618, триггеры 1-4 и элементы И 6, 7.41305670 И 5, разрешая прохождение СИ на счетный вход счетчика 8.Инверсное значение разряда заема подается на вход третьего элемента И 7, запрещая прохождение СИ на синхровход регистра 15 в процессе счета счетчика 8. При этом в момент с в регистр 15 через его второй информационный вход записывается значение аргумента Х 1. С выхода регистра 15 значение аргумента поступает на входы первого умножителя 19 (непосредственно на первый вход) и через первый коммутатор 14 " на второй вход, Первый коммутатор 14 подключает выход регистра 15 к входу первого умножителя 19 на время действия импульса Т 1, поступающего на. управляющий вход первого коммутатора 14. С выхода первого умножителя 19 снимается величина (Х 1) записываемая в регистр 15 через его первый информационный вход в момент времени с и сохраняемая в нем до окончания счета счетчика 8. Запись в регистр 15 через первый информационный вход разрешается на время действия импульса Т 1, поступающего на его управляющий вход. С приходом импульса Т 1 на входы сброса первого 16 и второго 17 регистров эти регистры обнуляются (в момент времени с,) и сохра-, няют нулевое состояние до момента с. Это обеспечивает обнуление выходов первого 19 и второго 20 умножителей от момента времени с, до момента времени С . На этом интервале времени из первого 9 и второго 10 блоков памяти считываются записанные по адресу и/2 коэффициенты аи а соответственно. Изобретение относится к вычислительной технике и может быть использовано в измерительно-вычислительныхсистемах, работающих в реальном масштабе времени. 5Цель изобретения - повышение быстродействия устройства при вычисленииполиномов с одними и теми же значениями коэффициентов и различными значениями аргументов.На фиг.1 представлена функциональная схема устройства; на фиг.2 - циалограмма его работы; на фиг.3 - временная диаграмма работы триггеров; нафиг,4 - триггеры,Устройство содержит триггеры 1-4,элементы И 5-7, счетчик 8, блоки 9и 10 памяти, сумматоры 11 и 12, коммутаторы 13 и 14, регистр-мультиплексор 15, регистры 16-18, умножители 19и 20, входы запуска 21, синхронизации22, значений степени 23 и аргумента24, выходы информационный 25 и сигнала окончания цикла работы 26,На циалограмме (фиг.2) показаныимпульсы синхронизации 27 и запуска28 состояния на выходах: 29 - первоготриггера 1, 30 " второго триггера 2,31 - второго элемента И 6, 32 - заемасчетчика, 33 - первого элемента И 5,34 - третьего элемента И 7, 35 - регистра-мультипликатора 15, 36 - третьего триггера 3, 3 - четвертого триггера 4.Устройство реализует алгоритм вьгчиспения полиномов по формулеУ=Х (аХ +а)Х а ДХ +а+2(а х а. )х+в Дх+а.ии 2 оУстройство работает следующим образом.В исходном состоянии в первом блоке 9 памяти размещены значения коэффициентов а , а. а, во втором блоке 10 памяти - значения коэффициентов а, а а. Счетчик 8находится в нулевом состоянии.На вход 21 поступает сигнал "Пуск",по которому первый триггер 1 вырабатывает импульс Т 1 с длительностью,равной периоду синхросигналов (СИ),под действием которого триггер 2 вырабатывает импульс Т 2, поступающийчерез элемент И 6 на счетный вход 55счетчика 7. При этом разряд заема навыходе счетчика переходит из нулево-го состояния в единичное. Разряд заема поступает на вход первого элемента Эти коэффициенты складываются на первом 11 и втором 12 сумматорах с нулевыми значениями, поступившими с выходов умножителей, и записываются с приходом СИ в первый 16 и второй 17 регистры соответственно. В следующем такте работы устройства коэффициенты а. 1 и а поступают на входы первого 19 и второго 20 умножителей, где домножаются на величину (Х 1), а затем складываются на первом 11 и втором 12 сумматорах со считанными по адресу (и - 1)/2 - 1 из первого 9 и второго 10 блоков памяти коэффициентами а и а. Результаты суммирования записываются соответственно в первый 16 и второй 17 регистры. В последующих так" тах результаты, снимаемые с выходов3 13056первого 16 и второго 17 регистров,домножаются на величину (Х 1) и складываются с очередными считанными коэффициентами аналогично описанному.Порядок считывания коэффициентов изблоков памяти определяется счетчиком8, с выхода которого код состоянияпоступает на управляющие входы блоковпамяти. При достижении счетчиком 8нулевого состояния и с приходом заднего фронта СИ разряд заема на выходе счетчика 8 принимает нулевое значение и запрещает дальнейшее поступление синхросигналов на счетный входсчетчика 8. Инверсное значение разряда заема передним фронтом устанавливает третий триггер 3 в единичное состояние в момент времени сС приходом очередного СИ единичноезначение третьего триггера 3 переписывается в четвертый триггер 4, сбрасывающий сигналом с инверсного выходатретий триггер 3 в нулевое состояние.Следующий СИ переводит четвертый триггер 4 в нулевое состояние, 25Таким образом, формируется импульсТ 4. Изменившееся значение разряда заема на выходе счетчика 8 вновь разрешает прохождение СИ на вход регистра15, принимающего к моменту времени ЗОс значение аргумента Х 1, Импульс Т 4с выхода четвертого триггера 4 поступает на управляющий вход второго коммутатора 14, обеспечивая на время действия импульса Т 4 подключение выхода 35первого регистра 16 к второму входувторого сумматора 12. На первый входвторого сумматора 12 поступает результат с второго регистра 17, домноженный на втором умножителе 20 на 40значение аргумента Х 1, С выхода второго сумматора 12 снимается значениеполинома и-й степени, записываемое врегистр 18 по заднему фронту импульсаТ 4, С выхода регистра 18 значение по линома снимается на выход 25 устройства. Кроме того, на выход 26 устройства подается импульс Т 4 с выходачетвертого триггера 4. Передним фронтом импульс Т 4 сообщает о возможности 50подачи на вход 24 нового значения аргумента (например, Х 2) и сигнала"Пуск" на вход 24. Задним фронтом импульса Т 4 сообщается информация о завершении вычисления полинома. 55Формула изо бр ет ения Устройство для вычисления полинома и-й степени, содержащее два блока 70 4памяти, два сумматора, два коммутатора, два умножителя, регистр-мультиплексор, счетчик и первый элемент И, первый вход которого является входом синхронизации устройства, выход первого элемента И соединен с вычитающим входом счетчика, информационный выход которого соединен с адресными входами первого и второго блоков памяти, выход первого блока памяти соединен с первым информационным входом первого коммутатора, выход которого соединен с входом первого слагаемого первого сумматора, вход второго слагаемого которого соединен с выходом первого умножителя, выход второго умножителя соединен с входом первого слагаемого второго сумматора и первь 1 м входом данных регистра-мультиплек сора, выход которого соединен с первым информационным входом второго коммутатора, выход которого соединен с входом мнохммого второго умножителя, о т л и - ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства при вычислении полиномов с одними и теми же значениями коэффициентов и различными значениями аргументов, в него введены четыре триггера, второй и третий элементы И, три регистра, первые входы второго и третьего элементов И и синхровходы первого и второго регистров и с первого по третий триггеров соединены с входом синхронизации устройства, информационный вход первого триггера является входом запуска устройства, выход первого триггера соединен с управляющими входами регистра-мультиплексора и второго коммутатора, входами сброса первого и второго регистров и информационным входом второго триггера, выход которого соединен с вторым входом второго элемента И, выход которого соединен с синхровходом счетчика, параллельный вход данных которого является входом показателя степени устройства, инверсный выход разряда заема счетчика соединен с вторым инверсным входом первого элемента И, вторым входом третьего элемента И и входом установки четвертого триггера, выход которого соединен с информационным входом третьего триггера, выход которого является выходом сигнала окончания цик" ла работы устройства и соединен с управляющим входом первого коммутатора, входом сброса четвертого триггера и входом синхронизации третьего регист1305670 ф2 дФФ ФЭ Ь 1В ра, выход которого является информационным выходом устройства, выход первого сумматора соединен с информационнньии входами второго и третьегорегистров, выход второго регистра соединен с входом множимого первого умножителя, выход второго блока памятисоединен с входом второго слагаемоговторого сумматора, выход которогосоединен с информационным входом пер 29 30 31 З 2 вого регистра, выход которого соединен с .вторыми информационными входами первого и второго коммутаторов, выход третьего элемента И соединен с входом 5 синхронизации регистра-мультиплексора, выход которого соединен с входами множителя первого и второго умножителей, второй информационный вход регистра-мультиплексора является вхо дом аргумента устройства.1305670 ставитель Н.Матвеевхред П.Олейник Корр тор А Зимокос Н,Рогулич Реда ака Производственно-полиграфическое предприятие, г.уагород, ул.Проектная, 4 1452/46 Тиралс 673 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, РПодписноекомитета СССРи открытийушская иаб., д, 4/