Преобразователь кода во временной интервал

(51)4 Н 03 ОПИСАНИЕ ИЗОБРЕТЕНИ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР В 809557, кл. Н 03 К 13/20, 1978.Гитис Э.И. Преобразователи информации для электронных цифровых вычислительных устройств. - М.: Энергия, 1970, с, 235, рис. 5-10 а. (54) ПРЕОБРАЗОВАТЕЛЬ КОДА ВО ВРЕМЕННОЙ ИНТЕРВАЛ(57) Изобретение относится к области вычислительной техники и может быть использовано в системах автоматического управления. Целью изобретения является повышение разрешающей способности преобразователя, В ,исходном состоянии сигналом на шине 20 сброса счетчики 1,2 и элемент памяти 17 установлены в нулевое состояние, а блок 5 управления блокирует счетные входы счетчика 2 и разблокирует счетные входы счетчика 1,в результате чего входной код с входных шин 19 заносится в счетчик 1Посигналу на шине 21 запуска осуществляется отсчет временного интервалав счетчике 1 и формирование его навыходной шине 18 элементом памяти 17В момент установления в счетчике 1предпоследнего состояния счета дешифратор 3 разрешает запись информациив счетчик 2. При завершении счетасчетчиком 1 блок управления разбло.кирует счетчик 2, формирует сигналконца временного интервала на шине18 и блокирует .счетчик 1. Таким образом начинает работать симметричнаячасть схемы на счетчике 2. 1 з.п.ф-лы. 3 ил,527 1 1290Изобретение относится к вычислительной технике и может быть использовано в системах автоматическогоуправления,Цель изобретения - повышение разрешающей способности преобразователя.На фиг.1 приведена структурнаяэлектрическая схема преобразователя;на фиг.2 - блок управления,на Фиг.Звременные диаграммы работы преобразователя.Преобразователь содержит счетчики 1 и 2 импульсов, выходы которыхсоединены с входами дешифраторов 3и 4, блок 5 управления выходы 6-12блока управления, выход 13 дешифра,тора 3, генератор 14 импульсов, имеющий выходы 15 и 16, элемент 17 памяти, выходную шину 18, входную шину19, шину 20 сброса, шину 21 запускаи шину 22 останова. При этом счетчики 1,2 выполнены на микросхемахбольшой степени интеграции с встроенными элементами И.Блок управления содержит элемен 25ты 23-29 памяти, элементы И 30 и 31,элемент.И-ИЛИ 32, элемент ИЛИ 33,элемент И-ИЛИ 34, элементы И 35 и Зб,На Фиг.2 также показаны выходы 3742 элементов 23-29 памяти, второйвыход 43 первого дешифратора и выходы 44 и 45 второго дешифратора,На временных диаграммах показанысигналы: а - на шине сброса 20, бна входных шинах 19, в - на шинезапуска 21, г - на выходе 15 генератора 14, д - на выходе 16 генератора 14, е - на выходной шине 18,ж - на выходе элемента 23 памяти,э - на выходе элемента 24 памяти,и - на выходе элемента 26 памяти,кна выходе элемента 29 памяти, л - навыходе элемента 25 памяти, м - навыходе элемента 27 памяти, н - на выходе 13 первого дешифратора 3, о4на выходе 43 первого дешифратора 3,п - на выходе 44 второго дешифратора 4, р - на выходе 45 второго дешифратора 4, с - на выходе 6 блокауправления,50Преобразователь работает следующим образом.В исходном состоянии преобразователя сигналомОбщий сброс" по шине20 счетчики 1 и 2 и элемент памяти17 установлены в нулевом состоянии,а блок 5 управления установлен в такое состояние, при котором блокиронаны счетные входы счетчика 2, но раэблокированы счетные входы счетчика 1. В результате код,.определяющий длительность интервала времени, с входных шин 19 заносится на счетчик 1. Этот код определяет начальное состояние счета.Конечное состояние счета для всех возможных интервалов времени определено одним и тем же заранее выбранным кодом.Преобразователь начинает работу по сигналу "Запуск" по шине 21.По этому сигналу запускается генератор 14 импульсов, устанавливается в единичное состояние элемент 17 памяти и сигналом с выхода 6 блока 5 управления блокируется запись инФормации в счетчик 1. Таким образом, одновременно с появлением на выходной шине 18 преобразователя начала Формируемого временного интервала счетчик 1 начинает отсчет длительности этого интервала.В момент, когда на счетчике 1 ус танавливается предпоследнее состояние счета, на выходе дешифратора 3 появляется сигнал 13, по которому разрешается запись информации в счетчик 2 (код следующего временного интервала). В момент, когда на счетчике 1 устанавливается последнее состояние счета, на выходе дешифратора 3 появляется сигнал 43, по которому в блоке 5 управления элемент 25 памяти устанавливается в единичное состояние, а элемент памяти 27 - в нулевоеУ после чего блок 5 управления в момент синхроимпульса 15 сигналом 42 с выхода элемента памяти 29 разблокирует выход 12, с которого синхроимпульсы 16 поступают на счетчик 2, и сигналом с выхода 10 устанавливает элемент 1 памяти в нулевое состояние, в момент синхроимпульса 16 сигналом с выхода 41 элемента памяти 28 разблокирует выход 11, с которого на счетчик 2 поступают синхроимпульсы 15,сигналом с выхода 37 элемента 23 памяти заблокирует выход 7, с которого синхроимпульсы 15 поступают на счетчик 1, и сигналом с выхода 9 устанавливает элемент 17 памяти в единичное состояние.Таким образом, на выходной шине 18 .-преобразователя установлен еди 3 12905 ничный уровень, соответствующий новому временному интервалу, длительность которого отсчитывается счетчиком 2. Если на счетчик 1 синхроимпульсы поступают в порядке 15, 16,то на счетчик 2 - в порядке 16,15.В следующий момент времени, соответствующий синхроимпульсу 15, блок 5 управления сигналом с выхода 38 элемента 24 памяти заблокирует выход 10 8, с которого на счетчик 1 поступают синхроимпульсы 16В момент, когда на счетчике 2 устанавливается предпоследнее состояние счета, на выходе дешифратора 4 появляется сигнал 44, 15 по которому блок управления 5 устанавливает в нулевое состояние элемент 25 памяти и с выхода 6 разрешает запись в счетчик 1 кода следующего временного интервала. В момент, когда 20 на счетчике 2 устанавливается последнее состояние счета, на выходе дешифратора 4 появляется сигнал 45, по которому в блоке 5 управления устанавливается в единичное состояние элемент 27 памяти, после чего блок 5 управления в момент синхроимпульса 16 сигналом с выхода 37 элемента памяти 23 разблокирует выход 7, с которого синхроимпульсы 15 поступают З 0 на счетчик 1, и сигналом с выхода 10 устанавливает в нулевое состояние элемент 17 памяти, а в момент синхроимпульса 15 сигналом с выхода 38 элемента памяти 24 разблокирует выход 8, с которого синхроимпульсы 16 поступают на счетчик 1, сигналом с выхода 42 элемента памяти 29 заблокирует выход 12, с которого синхроимпульсы 16 поступают на счетчик 2,40 и сигналом с выхода 9 устанавливает элемент 17 памяти в .единичное состояние.Таким образом, на выходной шине 18 преобразователя установлен. единичный уровень, соответствующий следующему временному интервалу,длительность которого отсчитывается снова счетчиком 1.В следующий момент времени, соответствующий синхроимпульсу 1 б,блок 5 управления сигналом с выхода 41 элемента памяти 28 заблокирует выход 11, с которого синхроимпульсы 15 поступают на счетчик 2. 55Далее процесс работы преобразователя повторяется аналогично вышеописанному. 27Останов преобразователя можно осуществить сигналом "Останов" по шине 22.Таким образом, в предлагаемом преобразователе времени, определяющие минимально возможную длительность синхроимпульсов (от этого зависит минимально возможная длительность од ного такта счета), нигде не превьппает времени срабатывания одного элемента памяти, пауза между соседними временными интервалами составляет только половину такта счета.Формула изобретения1.Преобразователь кода во временной интервал, содержащий генератор импульсов, первый счетчик импульсов, выходы которого, соответственно, подключены к входам первого дешифратора, а информационные входы являются соответствующими входными шинами, и элемент памяти, первый вход которого является шиной запуска, о т л и ч аю щи й с я тем, что, с целью увеличения разрешающей способности преобразователя, в него введены блок управления, второй счетчик импульсов и второй дешифратор, входы которого соединены с соответствующими выходами второго счетчика импульсов информационные входы которого являются соответствующими входными шинами,а вход сброса объединен с входом сброса первого счетчика импульсов, первым входом блока управления, вторым входом элемента памяти и является шиной сброса, при этом первый выход первого дешифратора соединен с входом записи второго счетчика, а второй выход - с вторым входом блока управления, третий и четвертый входы которого соответственно соединены с выходами второго дешифратора, пятый вход - объединен с первым входом генератора импульсов и является шиной запуска, шестой и седьмой входы блока управления соответственно подключены к выходам генератора импульсов, первый, второй и третий выходы подключены соответственно к входу записи, первому и второму счетным входам первого счетчика импульсов, четвертый и пятый выходы - к третьему и четвертому входам элемента памяти, а шестой и седьмой выходы - к первому и второму счетным входам второго счетчика импульсов, причем выходэлемента памяти является выходной шиной, а второй вход генератора импульсов - шиной останова.2. Преобразователь по п,1, о тл и ч а ю щ и й с я тем, что блок 5 управления выполнен на семи элементах памяти, четырех элементах И,двух элементах И-ИПИ и элементе ИЛИ,выход которого является первым выходом блока управления, вторым и третьим выходами которого являются соответственно выходы первого и второго элементов И, четвертым и пятым выходами - выходы первого и второго элементов И-ИЛИ, шестым и седьмым выходами - выходы третьего и четвертого элементов И, при этом йервые вхо-ды всех элементов памяти объединены и являются первым входом блока управления, вторые входы третьего, пятого и седьмого элементов памяти объединены с первым входом второго элемента И-ИЛИ и являются вторым входом блока управления, третий вход третьего элемента памяти объединен с первым25 входом элемента ИЛИ и является третьим входом блока управления, второй и третий входы соответственно первого и пятого элементов памяти объединены с вторым входом второго элемента И-ИЛИ и являются четвертым входом блока управления, второй вход четвертого элемента памяти является пятым входом блока управления, второйи третий входы второго элемента памяти объединены с третьим и четвертым входами седьмого элемента памяти, первыми входами первого .и третьего элементов И, первым и третьимвходами соответственно первого и второго элементов И-ИЛИ и являются шестым входом блока управления, третийи четвертый входы. первого элементапамяти объединены свторым и третьимвходами шестого элемента памяти,первыми входами второго и четвертогоэлементов И, вторым и четвертым входами соответственно первого и второго элементов И-ИЛИ и являются седьмымвходом блока управления, пятый входпервого элемента памяти объединенс четвертыми входами второго и шестого элементов памяти и третьим входом первого элемента И-ИЛИ и подключен к выходу третьего элемента памяти, пятые входы второго, шестого иседьмого элементов памяти объединены с четвертым входом первого элемента И-ИЛИ и подключены к выходупятого элемента памяти, причем выходы первого, второго, четвертого,шестого и седьмого элементов памятисоответственно подключены к вторымвходам первого и второго элементов И,элемента ИЛИ и третьего и четвертого элементов И.1290527 Уиг.Г Составитель В. ВойтовРедактор Л, Пчолинская Техред Я.Попович Корректор И. аказ 7916 5 кая наб., д. Производственно-полиграфическое предприятие, г. Ужгород, ул. П тна Тир ВНИИХИ Госуд по делам и 3035, Иосква