Цифровая динамическая следящая система

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК902 05 В 11/1 ПИСАНИЕ ИЗОБРЕТЕНИЯ ТВУ ДЕТ-г 7. Бюл. У 6ирятов888)ое свидетельство СССРС 05 В 11/14, 1980.свидетельство СССРС 05 В 11/26, 1972,свидетельство СССРС 05 В 11/04, 1980 д ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) ЦИФРОВАЯ ДИНАМИЧЕСКАЯ СЛЕДЯЩАЯСИСТЕМА(57) Изобретение относится к следящим системам управления и фильтрации.Целью изобретения является повышение точности системы управления, Вцифровую динамическую следящую систему введен цифровой модулятор,.сигнальный вход которого подключеН ктретьему выходу блока опорных частот,четвертый выход которого подключен квторому входу второго смесителя, первый и второй модулирующие входы модулятора подключены к соответствующимвыходам блока сравнения; выход модулятора - к входу делителя частоты, авторой вход смесителя является вхоом еистемы. 3 ил,50 55 1 12902Изобретение относится к радиотехчике, а именно к следящим системам управления и фильтрации, в частности к следящим фильтрам для вьщеления сигналов на фоне помех.5Цель изобретения - повышение точности системы,На фиг. 1 приведена блок-схема цифровой динамической следящей системы; на фиг, 2 - функциональная Ю схема с примерной технической реализацией блока сравнения и цифрового модулятора; на фиг. 3 - временные диаграммы, поясняющие работу системы.Схема (фиг. 1 и 2) включает первый 15 и второй смесители частот 1 и 8,усилитель промежуточной частоты 2, цифроной дискриминатор 3, цифровой фильтр-экстраполятор 4, интерполятор 5, блок сравнения 6, делитель 7, по лосовой фильтр 9, блок опорных частот 10, цифровой модулятор 11, триггеры 12 и 13, элементы И 14-19, элемент ИЛИ 20 и инвертор 21.Система работает следующим образом.Входной сигнал поступает на первый вход смесителя 1, на второй вход которого поступает сигнал обратной связи с выхода делителя 7 частоты, в ЗО результате чего на выходе полосового фильтра 9 выделяется сигнал второй промежуточной частоты Г, поступающий на первый вход смесителя 8, на второй вход которого с четвертого выхода блока 10 опорных частот поступает сигнал с постоянной частотой Е = Г, - 1. В результате перемноженйя этих сигналов на выходе усилителя 2 выделяется сигнап второй 40 промежуточной частоты Гр, поступающий на вход цифрового фазового дискриминатора 3, на второй вход которо-. го с второго выхода блока 10 опорных частот поступает сигнал эталонной промежуточной частоты Гщ . На выходе дискриминатора 3 в цифровой форме вьщеляется величина рассогласования по фазе Ч 1 1+ь 1 й211 23пЯО где Г, - частота счетных импульсов.После обработки величины + ьИ,в цифровом фильтре-экстраполяторе4 модуль результирующего двоичногочисла (4 И, выдается в интерполятор5, на второй вход.- которого из блока7 опорных частот поступает сигнал 49 2Гс частотой - преобразующий это4 число н поток управляющих импульсовос частотой Г,1 = И. 4 , где И хаар 41рактеризует дискретность установки частоты интерполятора. Эти импульсы поступают в блок 6 сравнения, куда одновременно с второго выхода цифрового фильтра-экстраполятора 4 (знакового разряда) поступает сигнал о знаке рассогласования управляющего числа +Б, который в зависимости от знака рассогласования с помощью триггера 12 открывает элемент И 14 (в случае отрицательного рассогласования) или элемент И 15 (в случае положительного рассогласования М ) .ПР При этом управляющие импульсы Г поступают на соответствующие модулирующие входы цифрового фазового модулятора 11, на сигнальный вход которого (на вход триггера 13 и элементов И 16 и 17) с выхода блока 10 опорных частот поступает сигнал с частотой Й, . В результате на выходе элементов И 16 и 17 вьщеляются импульсы с частотой следования 2, /2, сдвинутые по фазе друг относительно друга на П . Импульсы с выхода элемента И 16 через элемент ИЛИ 20 проходят на вход элемента И 19 непрерывно, а импульсы с выхода элемента И 17 проходят через элемент И 18 и элемент ИЛИ 20 только в тех случаях, когда на второй вход элемента И 18 поступает управляющий импульс +Г,1 с выхода элемента И 15 блока 6, Таким образом, при наличии на модулирующем входе модулятора 11 положительного управляющего импульса +Рна его выход через элемент И 19 проходит дополнительный импульс, в результате чего фаза выходного сигнала делителя 7 увеличи 2 Э вается на величину + ь 9 = - где2 ф" ш - число разрядов делителя частоты 7.При поступлении с выхода элемента И 14 блока 6 на модулирующий вход модулятора 11 управляющего импульса -Р, соответствующего отрицательному рассогласованию, на выходе инвертора 21 создается нулевой потенциал, запирающий на это время элемент И 19, что приводит к исключению очередного импульса И 16, поступающего на вход делителя 7. В этом случае фаза выходного сигнала делителя 7 умень1290249 2 М шается на величину - Ь Ч= -. Таким образом, в зависимости от величины и знака управляющего числа на выходе делителя 7 формируется 5 сигнал, изменение частоты которого соответствует изменению частоты входного сигнала.Предлагаемая система по сравнению с прототипом позволяет, во-первых, при одинаковой дискретности перестройки фазы выходного сигнала преобразователя код - частота существенно (примерно на порядок) увеличить диапазон перестройки частоты выходного сигнала, а при одинаковом диапазоне перестройки частоты во столько же раз уменьшить дискретность перестройки, фазы (фазовый шум преобразователя), 20ЫТак, например при й = 510 Гц и ш = 5, при дискретности установки2 и фазы выходных сигналов ь Ч = - из 32 вестная система обеспечивает диапазон перестройки частоты1 1 Йь а 1 = й (- --- ) - -ф. - 10 кГц2 - 1 2 фч.1 2Э Формула из обретения30 При одинаковом диапазоне перестройки частоты, например ьЕ= 10 кГц, система за счет увеличения емкости делителя 7 на три разряда обеспечивает уменьшение дискретности установки фазы вьиодной частоты (уровень фазового шума) в восемь раз, т.е. А 02 йьУ= -256Во-вторых, подключение входа смесителя 8 частот к входу системы позволяет на два порядка уменьшить полосу пропускания полосового фильтра ( й йр, 200-300 Гц), а относительная свобода в выборе номинала этой частоты (Е 1 = 2-3 МГц) позволяет использовать для реализацииэтих фильтров кварцевые фильтры (добротность которьи составляет 3000-10000), обеспечивающие практически идеальнуюИ бстабильность ( - = 10 ) собственовенных амплитудно-частотных характеристик, максимальное подавление паразитных составляющих выходногосигнала преобразователя код - частоа предлагаемая 3 1 дй =. Г ( -- -к-) о 2 м+ 2 й 80 кГц.та и достаточно высокую предварительную фильтрацию входного сигнала от внешних шумов.В-третьих, подключение второго входа смесителя 1 частот к выходу блока 10 опорных частот (второму гетеродину с постоянной частотой) позволяет существенно снизить номинал второй промежуточной частоты, поступающей на вход цифрового дискриминатора 3 (1,р = 2 кГц), Использование генератора счетных импульсов с частотой Г = 510 Гц позВоляет уменьсЧшить ошибку квантования фазы до ве 8 чличины, рад. При этом сравни 2 10 Зтельно просто обеспечивается микро- миниатюризация усилителя 2 промежуточной частоты, для реализации которого используются только К,С элементы.Таким образом, описываемая система позволяет существенно уменьшить основные составляющие аппаратурных ошибок цифровой динамической следящей системы и соответственно увеличить ее точность в восемь раз,Цифровая динамическая следящая система, содержащая последовательно соединенные делитель частоты, первый смеситель, второй вход которого подключен к входу системы, полосовой фильтр, второй смеситель, усилитель промежуточной частоты, цифровой дис-, криминатор, цифровой фильтр-экстраполятор, интерполятор, второй вход которого соединен с первым выходом блока опорных частот, второй выход которого соединен с вторым входом цифрового дискриминатора, и блок сравнения, второй вход которого под- ключен к второму выходу цифрового фильтра-экстраполятора, о т л и ч аю щ а я с я тем, что, с целью повышения точности, в нее введен цифровой модулятор, сигнальный вход которого подключен к третьему выходу блока опорных частот, четвертый выход которого пЬдключен к второму входу второго смесителя, первый и второй модулирующие входы цифрового модулятора соответственно подключены к первому и второму выходам блока сравнения, а выход цифрового модулятора подключен к входу делителя частоты.1290249Составитель В. БашкировТехред К.Ходанич . Корректор А. ИльинРедактор А. ГулькоЗаказ 7897/43 Тираж 885 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4