Делитель частоты следования импульсов

"9",9 д ОПИСАНИЕ ИЗОБРЕТЕНИ ЕЛЬСТ ТОРСКОМУ СВ ные Энере 2. 19(54)(57 1. ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, содержащий постоян- .ное запоминающее устройство, счетчикадреса, счетчик числа, выход переноса которого соединен с информационным входом анализатора переполнений,информационные входы - с соответствующими выходами оперативного запоминающего устройства, вход .управления которого соединен с прямым выходом триггера, счетный вход которогосоединен с входной шиной, о т л и -ч а ю щ и й с я тем, что, с цельюрасширения диапазона коэффициентовделения, в него введены. блок сравнения кодов и элемент ИЛИ, первыйвход которого соединен с тактовымвходом счетчика адреса и с прямымвыходом триггера, инверсный выходкоторого соединен с входом синхронизации счетчика числа, вход сбросакоторого соединен с выходной шинойи с выходом блока сравнения кодов,тактовый вход - с выходом анализа- .тора переполнений, вход синхрониза-.ции которого соединен с выходом элемента ИЛИ, второй вход которого соения вне ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 21) 3676543/24-21(53) 621.374.4 (088.8)Щ Мартынов Е.М, Бесконтапереключающие устройства. Мгия, 1970, с. 96.,Патент США У 3147442, кл1964.Авторское свидетельство119 875642, кл. Н 03 К 23/02 динен с входной шиной и с входомсинхронизации блока сравнения кодов,установочный вход которого соединенс установочным входом анализаторапереполнений и с выходом переносасчетчика адреса, выходы которогосоединены с соответствующими адресными входами оперативного запоминающего устройства и постоянного запоминающего устройства, выходы которого соединены с первой группой вхо 80 дов блока. сравнения кодов, втораягруппа входов которого соединена ссоответствующими выходами счетчикачисла и с соответствующими информационными входами оперативного запоминающего устройства,2, Делитель по п,1, о т л и ч а -ю щ и й с я тем, что анализатор переполнений содержит два О-триггера,0-вход первого из которых соединенс информационным входом анализаторапереполнений, прямой выход - с 0-входом второго 0 триггера, выход которого соединен с выходом анализаторапереполнений и с С-входом первого0-триггера, Я-вход которого соединенсо своим инверсным выходом, В-входс С-входом второго 0-триггера и свходом установки анализатора переполнений, вход синхронизации которого соединен с 8-входом второго 0 триггера,3. Делитель по и.1, о т л и ч аю щ и й с я тем, что блок сравнекодов содержит два 0-триггера иэлемент сравнения кодов, первая ивторая группы входов которого соединены соответственно с первой ивторой группами входов блока сра1177907ния кодов, выход - с О-входом пер- динен с выходом блока сравнения вого О-триггера, 8-вход которого кодов, 0-вход - с В-входом и с высоединен с установочной шиной блока ходом первого О-триггера, С-вход сравнения кодов и с С-входом второ- которого соединен с шиной синхрониго О-триггера, выход которого сое- эации блока сравнения кодов.1Изобретение относится к импульсной технике, предназначено для использования в аппаратуре обработки цифровой информации и может найти применение в измерительной аппарату" 5 ре, в частности, в электронных измерителях времени.Цель изобретения - расширение диапазона коэффициентов деления.На чертеже приведена электричес О кая функциональная схема устройства,Делитель частоты следования импульсов содержит постоянное запоминающее устройство 1, счетчик 2 адре са, счетчик 3 числа, выход переноса которого соединен с информацйонным входом анализатора 4 переполнений, информационные входы - с соответствующими выходами оперативного запоминающего устройства 5, вход управления которого соединен с прямым выходом триггера 6, счетный вход которого соединен с входной шиной 7, блок 8 сравнения кодов и элемент д ИЛИ 9, первый вход которого соединен с тактовым входом счетчика 2 адреса и с прямым выходом триггера 6, инверсный выход которого соединен с входом синхронизации счетчика 3 числа, вход сброса которого соединен с выходной шиной 10 н с выходом блока 8 сравнения кодов, тактовый вход - с выходом анализатора 4 переполнений, вход синхронизации которого соединен с выходом элемента ИЛИ 9, второй вход которого соединен с входной шиной 7 и с входом синхронизации блока 8 сравнения кодов, установочный вход которого соединен с установочным входом анализатора 4 переполнений и с выходом переноса счетчика 2 адреса, выходы которого соединены с соответ ствующими адресными входами оперативного запоминающего устройства 5 и постоянного запоминающего устрой"ства 1, выходы которого соединеныс первой группой входов блока 8сравнения кодов, вторая группа входов которого соединена с соответствующими выходами счетчика 3 числа ис соответствующими информационнымивходами оперативного запоминающегоустройства 5,Анализатор 4 переполнений делителя частоты следования содержит два0-триггера 11 и 12, 0-вход первогоиз которых соединен с информационнымвходом анализатора 4 переполнений,прямой выход с 0-входом второго0-триггера 12, выход которого соединен с выходом анализатора 4 переполнений, выход второго 0-триггера12 соединен с С-входом первого0-триггера 11, Я-вход которого соединен со своим инверсным выходом,В;вход - с С-входом второго 0-триггера 12 и с входом установки анализатора 4 переполнений, вход синхрони-зации которого соединен с Я-входомвторого О-триггера 12. Блок 8 сравнения кодов делителя частоты следования импульсов содержит элемент 13 сравнения кодов,.первая и вторая группы входов которого соединены соответственно с первой и второй группами входов блока 8 сравнения кодов, выход. - с Р-входом первого 0-триггера 14, 8-вход которого соединен с установочной шиной блока 8 сравнения кодов и с С-входом второ. го 0-триггера 15, выход которого соединен с выходом блока 8 сравнения кодов, 0-вход - с В-входом и с выходом первого О-триггера 14, С-вход которого соединен с шиной синхронизации блока 8 сравнения кодов,При построении делителя частоты следования импульсов возможна замена постоянного запоминающего устройстваз 1177 1 оперативным запоминающим устройством,.при этом могут быть расширены функциональные воэможности предлагаемого устройства.Делитель частоты следования импульсов работает следующим образом.Начиная с момента переполнения . счетчика 2, при котором анализатор 4 и блок 8 устанавливаются в исходное состояние, устройства 1 и 5 выдают 10 содержимое регистров с адресом "О". В конце каждого такта временной диаграммы, сформированной триггером 6 и элементом 9, делается попытка . результат сравнения содержимого 15 в счетчике Э и в устройстве 1 с выхода элемента 13 положительным фронтом импульса с выхода элемента 9 записать в 0-триггер 14, Однако, из-за наличия связи выхода 0-триг-20 гера 4 с его й-входом и приоритетности й- и Я-входов перед 0-входом, 0-триггер 14, установленный импульсом с выхода элемента 9 в единичное состояние, сбрасывается по С-входу 25 при первом же сигнале "О" неравенство) с выхода элемента 13, после сброса же 0-триггер 14 может быть установлен в единичное состояние только но Я-входу.30Таким образом, к моменту появления следующего импульса с выхода счетчика 2 он находится в единичном состоянии только в том случае, если содержимое в счетчике 3 и в35 устройстве 1 одинаково во всех 907 4адресах. В этом случае отрицательнымфронтом импульса с выхода переносасчетчика 2 единичное состояние 0 триггера 14 переписано в 0-триггер15, и сигнал с выхода блока 8 удерживает счетчик 3 в состоянии "О",т,е, до следующего импульса переполнения счетчика 2 в устройство 5 повсем адресам записывается информация "О" - счетчик 3 сбросится,В цикле сброса счетчика 3 навыходе элемента 13 блока 8 хотя быв одном из тактов появляется сигнал"О",.поскольку в устройстве 5 хотябы по одному из адресов должна бытьзаписана информация,.не равная нулю,и поэтому в конце цикла сброса0-триггер 14 находится в состоянии11О , которое переписыв ается в 9 триггер 1 5 и обеспечивает снятиесигнала сброса счетчика 3 , т . е .обеспечивает переход к циклам счета. счетчика 3 ,Таким образом , период следованияимпульсов на шине 1 О в ( М+ 1 ) А разбольше периодов следования импульсовна шине 7 , где А - количество используемых адресов 1, коэффициентпересчета счетчика 2, Б - значениекода в постоянном запоминающемустройстве 1,Возможен вариант построения устройства, когда вторая группа входовсоединена не с адресными входами, ас выходами оперативного запоминающего устройства,11779 О 7 Составитель А,СоколовРедактор А,Шандор Техред М.Лароцай Корректор А.Зимокосов ое ушская наб д. 4/5 илиал ППП "Патент",. Проектная жгоро 5 б 1 53 Тираж 872 ВНИИПИ Государственно по делам изобретен 113035, Москва, Ж, Подп митета СССР ткрытий