Система для передачи информации с двукратной фазовой манипуляцией сверточным кодом

(54) СИСТЕМА ДЛЯС ДВУ КРАТНОЙ ФАЗСВЕРТОЧНБМ КОДОМ(57) Изобретениепередачи и приема ЕРЕДАЧИ ИНФОРМАЦИИВОЙ МАНИПУЛЯЦИЕЙ тносится к техникинформации. По с ОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБР(53) 621.398.14(088,8 сравнению с а.с. У 1027748 увеличивается пропускная способность систем.Вновь введены на приемной сторонесумматор по модулю два, два умножителя, две линии задержки, два эл-тасовпадения, три дополнительных ключа,два сумматора-накопителя, вычитатель,решающий блок и управляемый делитель,на передающей стороне сумматор помодулю два. Управляемый распределитель импульсов содержит последовательно соединенные кодер сверточногокода, эл-т совпадения, пороговый блок,ключкольцевой регистр и коммутационную матрицу. 1 з.п. ф-лы, 2 ил.1282181 5 10 15 20 30 35 40 Изобретение относится к технике передачи и приема информации, кодиру. емой сверточным кодом в одно- и многоканальных системах связи с однократной или многократной фазовой манипуляцией путем исключения из передаваемой информации служебной информации, обеспечивающей словную синхронизацию, и является усовершенствованием известной системы по авт.св, Нф 1027748.Цель изобретения - увеличение прогускной способности системы для передачи информации с двукратной фазовой манипуляцией (ДФМ) сверточным кодом,На Фиг. 1 и 2 представлена структурная электрическая схема системы для передачи информации с ДФМ сверточным кодом.Система для передачи информации содержит на передающей стороне многоканальный кодер 1 сверточного кода, первый 2, второй 3, третий 4, четвертый 5, пятый 6 и шестой 7 коммутаторы, первый 8, второй 9, третий 10 и четвертый 11 буферные регистры, первый 12 и второй 13 ключи, распределитель 14 импульсов, модулятор 15 и сумматор 16 по модулю два, а на приемной стороне - демодулятор 17, первый 18 и второй 18 аналого-цифровые преобразователи, первый 20, второй 21, третий 22, четвертый 23, пятый 24, шестой 25 и седьмой 26 ком-мутаторы, первый 27, второй 28, третий 29 и четвертый 30 буферные регистры, управляемый переключатель 31, первый 32 и второй 33 ключи, кольцевой и-ичный коммутатор 34, сумматор 35 по модулю два,управляемый распределитель 36 импульсов, в состав которого входят кодер 37 сверточного кода, блок 38 выделения тактовой часто-, ты (ТЧ), элемент 39 совпадения, порога" вый блок 40, ключ 41, кольцевой регистр 42 и коммутационная матрица 43, декодеры 44, -44сверточного кода, управляемый делитель 45, первая 46 и вторая 47 линии задержки, первый 48 и второй 49 элементы совпадения, первый 50 и второй 51 умножители, первый 52, второй 53 и третий 54 дополнительные ключи, первый 55 и второй 56 сумматоры-накопители, вычитатель 57 и решающий блок 58. Система для передачи информации с ДФМ сверточным кодом работает следующим образом. 2Многоканальный кодер 1 Формируетнезависимых канальных последовательностей, каждая из которых соответствует одной из 1-разрядных информационных последовательностей. На выход многоканального кодера 1 в каждый данный момент времени поступают два символа от какой-либо одной последовательности, причем один из кодовых символов инвертируется в сумматоре 16 по модулю два с появлением каждой словной метки, Распределитель .14 импульсов путем соответствующего управления первым 2, вторым 3, третьим 4, четвертым 5, пятым 6 и шестым 7 коммутаторами и первым 12 и вторым 13 ключами на передающей стороне формирует выколотый сверточный 1+шкод с заданной скоростью К = --- ,и+шне пропуская определенные кодовыесимволы на входы первого 8, второго 9, третьего 10 и четвертого 11буферных регистров и заполняют поочередно первый 8 и второй 9 буферныерегистры, третий 10 и четвертый 11буферные регистры таким образом, чтокодовые символы, находящиеся в обоихбуферных регистрах, например в -мразряде, принадлежат одной кодовойпоследовательности, в следующем( + 1)-м разряде - другой кодовойпоследовательности и т.д. В то времякак одна пара буферных регистровзаполняется, с другой пары буферныхрегистров производится параллельноесчитывание символов на модулятор 15.Длина буферного регистра Ь дляфиксированной кодовой скорости. = (ш + п)1 с15 где и - число кодированных символовили кодовых полиномов;ш - число сдвигов информационного сигнала.На приемной стороне заполнение и 50.считывание первого 27, второго 28,третьего 29 и четвертого 30 буферныхрегистров производится по той же самой программе, что и на передающейстороне с тем только отличием, что 55буферные регистры 27-30 представляют собой не двоичные регистры, ао-ичные регистры, которые заполняются параллельным Ч-разрядным двоичнымкодом с выходов первого 18 и второ1282 181 го 19 аналого-цифровых преобразователей в моменты опроса последними выходных сигналов с демодулятора 17 При подаче сигналов с подавленной несущей из-за неоднозначности фазы принимаемого сигнала введен управляемый переключатель 31, который, в случае если фаза сигнала сдвинута наосуществляет перекоммутацию входных потоков. Если фаза сдвига сдвинута на 7 , то вместо перекоммутации входных потоков производится инверсия знака символа; Управление. данным блоком осуществляется на основе сравнения и анализа выходной информации .с декодеров 441 - 44 ь сверточного кода и поступающих на цх вход кодовых последовательностей с шестого 25 и седьмого 26 коммутато- щ ров, аналогично как это делаетсядля установления узловой синхронизации. При четырехфазной манипуляции операция установления узловой синхрониза ции и раскрытия фазовой неопределен Б ности совмещаются. При правильном . выполнении указанных операций на каждый иэ и декодеров 44 поступает независимая ц-ичная последовательность канальных символов, За счет 10 Так как число искаженных символов за счет действия шумов и среднем одинаково на входах элементов 48 и 49 совпадения, то неравенство в числе искаженных соиволов в основном определяется наличием инверсий символов от словной метки синхронизации. Это неравецс:во особо подчеркнуто за счет стробцрования выходов элементов 48 и 49 совпадения с частотой словных иеток синхронизации, которое осуществляется первым и вторым дополнительными ключами 52 и 53, управление которых производится с зыхода управляемого делителя , на/ вход которого поступает тактовая того, что каждая пара символов, передаваемых по каналу связи в данныймомент времени, принадлежит однойкодовой последовательности, так называемые межканальные помехи, приводящие к перекачке энергии из одногоканала в другой, прц фазовом сдвигепринимаемого вектора сигнала относительно спорных сигналов, при обработке данных символов в целом водном декодере 44 приводят к существенно меньшии потерям.Йа прчемнок стороне, если символ,соответствующий словной метке, неинвертнрован обратныи образом, то вдекодере 44 он принят как ошибосп ыц.Благодаря вь 1 сокой корректирующейспособности декодеров 44 сверточногокода и при относительно высокойскважности словной метки синхронизав,ции информация на выходе декодера 44сверточного декода имеет существен-но меньший уровень ошибок, чеи цавходе. Для простоты рассуждений по- .лагают, что информация на выходе декодера 44 сверточного кода безоаибочна,На первые вхсды первого -:8рого 49 элементов совпацеьця .е е. первую 46 и вторую 47 лцнцц задержкипоступают канальчые кодовые последовательности, которые подаются на двавхода кольцевого а-ичного коммутатора 34. На вторые входы первого 48 ивторого 49 элементов совпадения поступают аналогичные кодовые последовательности, которые формируются путем повторного кодирования выходнойинформации кодера 37 и "вычеркиванием" или обнулением) тех символовкодовой последовательности, которыесогласно структуры выколотого сверточного кода с кодовой скоростью1-,+ иК =-- должны быть исключены.ш + иСтруктура выколотого сверточногокода задается коммутационной матрицей 43, вьгходные сигналы которой спервый двух выходов подаются на первый 50 и второй 51 уиножители, навторые входы которых поступают кодовые последовательности с кодера 37.Выходы умножителей 50 и 51 поступаютна вторые входы элементов 48 ц 49совпадения. Линии задержки 46 и 47обеспечивают временное согласованиекодовых последовательностей, поступающих на разные входы элементов 48и 49 совпадения.На выходе первого элемента 48совпадения формируются Оц для всейпоследовательности принимаемых символов, за исключением тех позиций,в которых они искажены шумами. Вуказанных позициях формируются "1",й.алогично, для вгорого элемента 49совпадения "Оч формируются на всехпозициях, кроме тех, в которых принциаемые символы искажены шумами илиинвертированы словныии меткамц синхронизации, 1282181.астс т Выхода блока 38 выделения ХЧ, а с Выхода снимаются словные метки сикрон:1 эг;ции, фаза которых дискретно смещается по сигналам управления с решающего блока 58..Нггалы уг раеления с решающего (ц 1 ока 5(Ч вырабатываются по результатам сравнения величины разности с .в ь 1 ход Вычнтателя 57 с порогом, Если разность меньше порога, то выдается сиг 11 л на сдвиг фазь 1 и одновременно за;рывается ретин дополнительный (луч 5(,. Когда фаза словной метки .:"тк 1(РОНИЗСЦт 11 И СОВПВДазт С ПОЛОЖЕНИЕМ :"-:,:О; Е Г,О,:ттЕМОй ИифОрМацИИ, СуМ-. т(Ь Ка ВЬ 1 ХОДак ПЕРВОГО тн ВТОРОГО СУМ- :г",",.С;.( В -;:,;ОПИТЕЛЕй 5" .И 56 СУЩЕСтГ и ННО рГ Э, 1.1 таО 1 С.1,. Ч, СЛЕдОВатЕЛЬНО, разность с Вычита."еля 57 превышает1 э(яате 1 бкок 58, что сиг"т ИЗ(;Е" , г ( тта 1;лУ Н"- ЛОВНОИ СИЯ .;З; - 1 Н .,1 И П тОТОМ." ЧЕ 1 Оггвл:-.ЕТСВ1:,а;т - тоаЕЛЕтИЯ СДВт:ГОМ фаэг За:О С , .тсрсго :.(.(а решающе 1 о блока 5,; по" 1 ьляе(с.:1 сггн, - . г 11 рав 1-; к тре;ьимнь.;.Ся и прои;(гка- . сажные -,(ЕК 11 СИНХРО.Иэат 1 ИИ Н:. ВЫХОД И На сумматор 35 по модулО,";Ва с те 1::1 ИЕ ПО ВЯЗЕ С На.1 Дс."Н:ой 1 1 СЗИ 11 тн . СЛОВНОй С 1".НЕЯРОКЗаЦНн ЛОГИКа (РИКЯтия решения В решающем блоке ",8 по НаЛИЧИЮ СИГНала На ВЫ.(ОттЕ тт Етъкгп Од р:",:,аОЕЕ 1 бЛОКа .1(. "тт 11 ЕО:1(1 т,е, 115:. и-;33 ьпгенин попо;а и".с 1 ретин д 01 олни г, 1 ь ь %ЭТОМ ЛОГИКЕ УПВВВЛЕНИт О - .: Вдлд":, тт к исходной 1, 1 истемз т 1 й тдтъРтдттч ттттьл 1 тга- ,.и с зу;."За. чо 1" .Фазо;. 1 мянип,7.ц."": ц ( ег.: :" ь: кодом по ав"., св,",(. ца.гЬО "ВЕЛ НИК 11 р глуСК,(й (,10 н(т(.тм. ( Н(вм 1 н: с ет(аи ",;й стороне Введен (.умматор по мо 5 10 11 25 ЗО "юЫ Щ дулю два, причем второй выход многоканального кодера сверточного кода подключен к второму информационному входу первого коммутатора через сумматор по модулю два, другой вход которого является входом сигнала словной синхронизации, а на приемной стороне введены сумматор по модулюl два, два умножителя, две линки зацержки, два элемента совпадения, три. дополнительных ключа, два сумматора- накопителя, вычитатель, решающий блок и управляемый делитель, причем второй выход шестого коммутатора соединен с вторым информационным входом кольцевого ц-ичного коммутатора через сумматор по модулю два, первый и второй информационные входы коль" цевого (1-ичного коммутатора объединены соответственно через первую и вторую линии задержки с первыми входами гервого и второго элементов совпадения, к вторым входам которых подключены соответственно выходы первого и Второго умножителей, первые Входы которых объединены соответ- ГТВЕтнС С УПРаВЛЯЮЩИМИ ВХОДаМИ ПЕРВО го и Второго ключей, а к вторым Входагм первого и второго умножителей подключены соответственно первый и Второй дополнительные выходы управляемого распределителя импульсов, еь-,(ди первого и второго элементов .В 1 ада:;1 ия подкл 1 Очены соответствен-: но через 1(ервый и Второй дополни(Л"Ч 11т Х ОДа ПЕО В ОГО рого сумматоров-накопителей, выходы которых подключены через вычитатель ко зходу решающего блока, один выход которого ПодклОчек к управляющему ,входу управляемого делителя, а друг ; ".; -;. Входу третьегс допол- ;ИТЕ 11 1:,ГО Кттшка 1( УПОавЛЯОШЕМт РКОГу котОрого и к у 71 раВляющим ехо т 11 нлвотл и ВОВОГО ПОПОякГ ЕтЬНУ).(л1,1вт 1 т.Гт 11 ЫХОД У 1 тРавтДЕ тл О ,ч -"т" т;,р " ВХО 1 тУ 1 ОТОЗОГО ПОДКГЮЧЗН :ретий дополнительный Выход управля" зм;О распрсделителя импульсов, а Ь 1-,ОЛ "ЕЕВЕТО 11 ОПОЛНКТЕЛЬНОГО К(1 От-.-. ПОДКГИОттвк ", д г Ом у Вход"т (уМ 1" ВТ(т О :. ПО;(ОДтУЛО ДВа, ПРИЧЕМ ВЫХОД УПРаЕЛЯ. агого делителя является Выходом/О Щ а Я С т 1 Тгттто Ъ П 1 а"гтЯЕМЬ 1распределитель :м 117;,1 ОСЕ содержитпо( нецовательно соединенные кодерсвертсчного када, элемент совпадеСоставитель В, ЕвдокимовТехред Л.Олейник Редактор Н. Бабка бруча рект акаэ 7272 Л Тираж 542 Подпи ВБИИПИ Государственного комитета СССР па делам изобретений и открытий113035, Москва, Ж, Рауиская наб, д. 4/5 роизвадственыа-полиграфическое предприятие жгарод, ул. Проектн 7 328218 ния, пороговый блок, ключ, кольцевой регистр и коммутационную матрицу, вход кодера сверточнаго кода объединен с входом блока выделения тактовой частоты, выход которого подключен к другому входу ключа, причем второй и третий входы элемента совпадения и вход кодера сверточного кода являются соответственно первым,вторым и третьим входами, выходыкоммутационной матрицы являются управляющими выходами, а выходы кодерасверточного кода и выход блока выделения тактовой частоты - соответственна первым, вторым и третьим дополнительными управляющими выходамиуправляемого распределителя импульсон.