Система для передачи информации с двукратной фазовой манипуляцией сверточным кодом

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКРЕСПУБЛИК 2 8 ИЗОБРЕВИДЕТЕЛЬСТВУ ОП ЕН ОР СКОМУ рез ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(56) 1, Борисов Ю,П Пенин П.И. Основы многоканальной передачи информации. М ., "Связь", 1967, с, 310, рис. 6,26.2. Эцпп 0.Е. А 50 ИБИ/з шц 1 Ир 1 ехей Собхпд Був 1 еш Гог БЬцС 11 е СошшцпхсаИо.пз. 1 ЕЕЕ ТгапвасИопв оп СоищпиисаИопз, 1978, т, Сош.-26, И 11, р. 1636 (прототип). (54)(57) СИСТЕИА ДЛЯ ПЕРЕДАЧИ ИНФОРИАЦИИ С ДВУКРАТНОЙ ФАЗОВОЙ МАНИПУЛЯЦИЕЙ СВЕРТОЧНЬИ КОДОМ, содержащая.на передающей стороне многоканальный кодер сверточного кода, вход которого является входом системы, модулятор, выход которого соединен с входом канала связи, на приемной стороне демодулятор, вход которого подклю чен к выходу канала связи, первый и второй выходы демодулятора соедине ны с входами соответственно первого и второго аналого-цифрового преобразователей, кольцевой коммутатор, пер вая и вторая группы выходов которого соединены соответственно с первыми и вторыми входами соответствующих декодеров сверточного кода, выходы которых подключены соответственно к входам первого коммутатора,. выход ко торого является выходом системы, о т л и ч а ю щ а я с .я тем, что, с целью повышения помехоустойчивости,.8010277 передачи информации, в систему введены на передающей стороне коммутаторы, ключи, буферные регистры и распределитель импульсов, вход которого подключен к синхронизирующему входу, системы, выходы соединены соответственно с управляющими входами коммутаторов и ключей, первый и второй выходы многоканального кодера сверточного кода подключены соответственно к первым и вторым информационным входам первого и второго коммутаторов, выходы которых соединены с информационными входами соответственно первого и второго ключей, выходы которых соединены с информационными Ф входами соответственно третьего и четвертого коммутаторов, первые выходы которых подключены соответственно через первый и второй буфер" ные регистры к первым информацион" ным входам пятого и шестого коммута- торов, вторые выходы третьего и четвертого коммутаторов соединены соответственно через третий и четвертый буферные регистры с вторыми инфор- ц мационными входами пятого и шестого коммутаторов, выходы которых подклю чены соответственно к первому и второму входам модулятора, на приемной стороне введены коммутаторы, ключи, буферные регистры, управляемый пере" ключатель и управляемый распределитель импульсов, выходы которого подключены к управляющим входам коммутаторов, буферных регистров, ключей, управляемого переключателя, выходы первого и второго аналого-цифровых преобразователей соединены с информационными входами соответственно второго и третьего коммутаторов, пер3027748 15 20 25 30135 вые выходы которых подключены соответственно через первый и второй буферные регистры к первым информационным входам четвертого и пятого коммутаторов, вторые выходы второго итретьего коммутаторов подключены соответственно через третий и четвертый буферные регистры к вторым информационным входам четвертого и пятогокоммутаторов, выходы которых соединены соответственно спервым ивторыминформационными входами управляемогопереключателя, первый и второй выхоИзобретение относится к техникепередачи и приема информации, коди-,руемой сверточным кодом в одно- илимногоканальных системах связи с двукратной фазовой манипуляцией (ДФИ),и может быть использовано для уменьшения энергетических потерь, связанных с Фазовым сдвигом вектора принимаемого сигнала относительно опорныхсигналов,Известна система передачи кодовойинформации в канале с ДФИ, содержащая два кодирующих устройства модулятор ДЙИ, каждая орта которого ма"нипулируется последовательностью символов с одного кодирующего устройства, демодулятор ДФМ; первый и второй выходы которого соответственносоединены с двумя декодерами1.К недостаткам данной системы мож"но отнести то, что она предназначена только для двухканальной передачи информации, причем каждый каналзанимает одну орту ДФИ Нарушение ортогональности опорных сигналовили разворот вектора принимаемогосигнала относительно них приводитк межканальным помехам, которые ухуд"шают помехоустойчивость системы.Наиболее близкой по техническойсущности к предлагаемой является система, содержащая К сверточных кодеровс кодовой скоростью В=1/2 на К каналов, выходы которых через коммутаторпередаются на перемежитель и затеина модулятор, на приемной стороневыходы с демодулятора, квантованныена ф -разрядов, последовательно ком" ды управляемого переключателя подключены к информационным входам соответственно первого и второго ключей,выходы которых подключены к информационным входам соответственно шестого и седьмого коммутаторов, первыеи вторые выходы которых соединены соответственно с первыми и вторыми информационными входами коммутатора иуправляемого распределителя импуль"сов, третий информационный вход кото"рого подключен к выходу первого коммутатора. мутируются на устройство интерфейса, с которого параллельно подаются на К декодеров, выходы которых последовательно коммутируются на общую шину Г 2Недостатками данной системы является то, что, во-первых, она рассчитана только на кодовую скорость сверточного кода 2=1/2 и, во-вторых,10 формируемая последовательность кодовых символов образована таким образом, что кодовые символы от одногокодера никогда вместе не поступаютна модулятор, что при фазовом сдвигевектора принимаемого сигнала относительно опорных сигналов (при ДФИ )приводит к большим потерям в декодере за счет отсутствия взаимной компенсации, получаемой при обработке в целом, если бы вектор сигнала в системе с ДФИ переносил два символа, принадлежащих одному декодеру.Цель изобретения - повышение помехоустойчивости информации, переда 4+ ф) ваемой со скоростью В = ", за счет уменьшения влияния Фазовых погрешностей относительно опорных сигналов вектора сигнала . Поставленная цель достигается тем, что в систему, содержащую на передающей стороне многоканальный кодер сверточного кода, вход которого подключен к входу системы, модулятор, выход которого соединен с входом канала связи, на приемной стороне демодулятор, вход которого подключен к выходу канала связи, первый и второй выходы демодулятора соединены с входами соответственно первого и второго аналого-цифрового преобразователей, кольцевой коммутатор, первая и вторая группы выходов которого сое динены соответсвенно с первыми и вторыми входами соответствующих декодеров сверточного кода, выходы которых подключены соответственно к входам первого коммутатора, выход которого 10 соединен с выходом системы, введены на передающей стороне коммутаторы, ключи, буферные регистры и распределитель импульсов, вход которого под" ключен к синхронизирующему входу сис" 5 темы, выходы соединены соответствен" но с управляющими входами коммутаторов и ключей, первый и второй выходы многоканального кодера сверточного кода подключены соответственно к пер" 29 вым и вторым информационным входам первого и второго коммутаторов, выходы которых соединены с информационными входами соответственно первого и второго ключей, выходы которых сое динены с информационными входами соответственно третьего и четвертого коммутаторов, первые выходы которых подключены соответственно через пер" вый и второй буферные регистры к пер вым информационным входам пятого и шестого коммутаторов, вторые выходы третьего и. четвертого коммутаторов соединены соответственно через третий и четвертый буферные регистры с35 вторыми информационными входами пятого и шестого коммутаторов, выходы которых подключены соответственно к первому и второму входам модулятора, на приемной стороне введены коммута" торы, ключи, буферные регистры, управляемый переключатель и управляеммыи распределитель импульсов, выходы которого подключены к управляющим входам коммутаторов, буферных регист" 45 ров, ключей, управляемого переключателя, выходы первого и второго ана. лого-цифровых преобразователей соединены с информационными входами соответственно второго и третьего коммутаторов, первые выходы которых подключены соответственно через первый и второй буферные регистры к первым информационным входам четвертого и пятого коммутаторов, вторые выходы второго и третьего коммутаторов подключены соответственно через третий и четвертый буферные регистры к вто" рым информационным входам четверто"го и пятого коммутаторов, выходы которых соединены соответственно с пер"вым и вторым информационными входамиуправляемого переключателя, первыйи второй выходы управляемого переключателя подключены к информационнымвходам соответственно первого и вто"рого ключей, выходы которых подклю"цены к информационным входам соответ"ственно шестого и седьмого коммута"торов, первые и вторые входы которыхсоединены соответственно с первымии вторыми информационными входамикольцевого коммутатора и управляемо-.го распределителя импульсов, третийинформационный вход которого подключен к выходу первого коммутатора. На чертеже представлена блок-схема предлагаемой системыСистема содержит многоканальный кодер 1 сверточного кода, коммутаторы 2 и 3, ключи 4 и 5, коммутаторы 6 и 7, буферные регистры 8-11, ком" мутаторы 12 и 13, распределитель 14 импульсов, модулятор 15 ДФИ, канал 1 б связи, демодулятор 17 ЛФИ, анало" го-цифровые преобразователи 18 и 19, коммутаторы 20 и 21, буферные регист" ры 22-25, коммутаторы 26 и 27, управляемый переключатель 28, ключи 29 и 30, коммутаторы 31 и 32, кольце" войс-ичный коммутатор 33, декодер 34 сверточного кода, коммутатор 35 и управляемый распределитель 36 им" пульсов.Управляемый распределитель 36 импульсов включает кодер сверточного кода, вход которого объединен с вхо" дом выделения тактовой частоты и подключен к третьему входу управляемого распределителя импульсов, выход кодера сверточного кода соединен с первым входом схемы совпадения, второй и третий входы которой подключены соответственно к первому и второму входам управляемого распределителя импульсов, выход схемы совпадения -через пороговый блок соединен с первым входом ключа, второй вход ключа подключен к выходу блока выделения тактовой частоты, выход ключа сое" динен с входом кольцевого регистра, выходы кольцевого регистра соединены с соответствующими входами коммутационной матрицы, выходы которой являются выходами управляемого распределителя импульсов.Система работает следующим обра"эом,Кодер 1 сверточного кода с кодовой скоростью Н=1/2 Формирует К не"зависимых канальных последовательностей, каждая из которых соответствует одной из К разрядным информа- .ционным последовательностям, На выход кодера 1 в каждый данный моментвремени поступают два символа от ка"кой-либо одной последовательности.Распределитель 14 импульсов путемсоответствующего управления комму"таторами и ключами на передающей сто"роне, во-первых, Формирует выколотыйсверточный код с заданной скоростью1+ иН = , не пропуская определен"и+ иные кодовые символы на входы буферных регистров 8-11, и, во"вторых,заполняет поочередно первые буферныерегистры 8 и 9 и вторые буферные регистры 10 и 11 таким образом, чтобыкодовые символы, находящиеся в обоихрегистрах, например, вразряде,принадлежали одной кодовой последовательности, в следующем ( 1+1) разря-де - другой кодовой последователь"ности и т.д. В то время, как однапара буферных регистров заполняется,с другой пары буферных регистров производится параллельное считываниесимволов на модулятор ДФИ. Длинабуферного регистра 1 а дои биисироаан"ной кодовой скорости Н = -опрейте)деляется как1;"= (а+пЬ,где п - число кодированных символовили кодовыхполиномовры - число сдвигов информационно"го сигнала.На приемной стороне заполнение исчитывание буферных регистров 22-25производится по той же самой программе, что и на передающей стороне,с тем только отличием, что буферныерегистры представляют не двоичные.регистры, а -ичные регистры, которые заполняются параллельным 9 -разрядным двоичным кодом, с выходомпреобразователей 18 и 19 аналог-цифра в моменты опроса последними выходных сигналов с демодулятора 17 ДФИ.При подаче сигналов с подавленнойнесущей иэ-за неоднозначности Фазыпринимаемого сигнала введен управляемый переключатель 28 (блок раскрытия Фазовой неопределенности), который в случае;, если Фаза сигнала сдвинута на 4 , осуществляет перекоммутацию входных потоков. Всли фазасигнала сдвинута на Ф; то вместоперекоммутации входных потоков про"изводится инверсия знака символов..Управление данным блоком осуществляется на основе сравнения и анализавыходной информации с декодеров 34сверточного кода и поступающих наих вход кодовых последовательностей с коммутаторов 31 и 32, аналогично как это делается для установления узловой синхронизации.При четырехфаэной манипуляции операции устанавления узловой синхронизации и раскрытия фазовой неопределенности, как правило, совмещаются.При правильном выполнении указанных зе операций на каждый из К декодеров34 поступает независимая -ичная последовательность канальных символов.Таким. образом, за счет того, что 35каждая пара символов, передаваемыхпю каналу связи в данный момент времени, принадлежит одной кодовой последовательности, так называемые межканальные помехи, приводящие к перекачке энергии иэ одного канала в другой, при фазовом сдвиге принимаемого вектора сигнала относительно опорных сигналов, при обработке данныхсимволов в целом в одном декодереприводят к существенно меньшим поте 4 ф рям, что и отличает предлагаемую систему передачи информации сверточным1 гнкодом с кодовой скоростью Н = И Фиот прототипа.Составитель И, Никуленковактор С 1 Пека ь Техред А.Бабинец (орректор В,. Бутяг э 7 5 1 ака Филиал ППП Патент"., г. Ужгород, ул. Проект 5 ТиражВНИИПИ Государстпо делам иэоб113035 Иосква Подписноеного комитета СССРений и откратий5, Рауаская наб.