Устройство для контроля цифровых блоков

(51)4 С 06 ОПИСАНИЕ ИЗОБРЕТЕН Зь ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ 1 ТИ ВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Казанский ордена Красного Знмени и ордена Дружбы народов авиационный институт им,А.Н.Туполева(56) Авторское свидетельство СССРУ 91 1533, кл . С 06 Г 11 /26, 1980,Авторское свидетельство СССРУ 1196876, 24.12.84.(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРВЫХ БЛОКОВ(57) Изобретение может быть использовано в вычислительной технике инайти применение при разработке устройств автономного и встроенного контроля цифровых устройств. Цель изобретения состоит в повышении достоверности контроля. Устройство содержит регистр сдвига, комбинационныйсумматор, регистр результата, генератор тактовых импульсов, элемент И,триггер, счетчик тактов, блок сумматоров по модулю два, счетчик адреса,блок памяти, блок сравнения, счетчик числа циклов, два элемента задержки, два элемента ИЛИ. 2 ил.12788542ролируемого блока 3 и его исправностью или неисправностью. В процессе работы автономный генератор ввиду ф- детерминизма структуры входит в цикл)5 т.е, на выходах регистра 2 сдвигагенерируется последовательность двоичных чисел у(1)у(2)у(Р) я у(р+1)у(р+Т) у(р+1) содержащая непериодическую часть у(1),0 у(2)у(р) и периодическую частьу(р+1) у(р+Т), При исправномконтролируемом блоке 3, начальное состояние которого может быть любым, ь- автономный генератор входит в цикл, в, 5 принадлежащий некоторому множествуциклов. Попадание в циклы, не принадлежащие указанному множеству, говорит о неисправности объекта контроля. Задача устройства заключается20 в определении циклов, в которые попадает автономный генератор. В общемслучае конкретный цикл характеризуется суммой своих двоичных чисел. Изобретение относится к вычислительной технике и может найти применение при разработке устройств автономного и встроенного контроля цировых устройств,Цель изобретения - повышение достоверности контроля.На фиг, приведена функциональнасхема устройства; на фиг.2 - временная диаграмма работы устройства,Устройство содержит блок 1 сумматоров по модулю два, регистр 2 сдвига, контролируемый блок 3, комбинационный сумматор 4, регистр 5 резултата, генератор б тактовых импульсоэлемент И 7, счетчик 8 тактов, счетчик 9 адреса, блок 10 памяти, блок11 сравнения, счетчик 12 числа циклов, выход 13 сигнала исправности,первый 14 и второй 15 элементы задержки, триггер 16, первый 17 и второй 18 элементы ИЛИ, вход 19 пуска,выход 20 сигнала неисправности.Блоксумматоров по модулю двасодержит и сумматоров по модулю два.Первые входы, вторые входы и выходывсех и сумматоров по модулю два образуют первую группу входов, вторуюгруппу входов и группу выходов блока1 сумматоров по модулю два соответст 30венно. Выходы и сумматоров по модулюдва подключены к входам соответствующих разрядов и-разрядного регистра2 сдвига. Первые входы и сумматоровпо модулю два подключены к выходам 35и разрядов регистра 2 сдвига, причем первый вход х-го сумматора соединен с выходом (д)-го разряда регистра 2 сдвига, где .=2-и, а первыйвход первого сумматора соединен с 40выходом и-го разряда регистра 2 сдвига, Вторые входы и сумматоров по модулю два соединены с одноименными выходами контролируемого блока, Регистр 2 сдвига, блок 1 сумматоров помодулю два и контролируемый блок 3вместе с указанными связями представляют собой автономный генератор, работающий под действием тактовых импульсов. 50 Двоичные числа, порождаемые этим автономным генератором, с группы выходов регистра 2 сдвига поступают на группу входов контролируемого блока 55 3. Вид последовательности двоичных чисел автономного генератора определяется начальным состоянием регистра 2 сдвига, начальным состоянием контКомбинационный сумматор 4 совместно с регистром 5 результата служит для накопления суммы чисел х(С) последовательности, где 1 - количество суммирующих чисел.Счетчик 8 тактов служит для задания количества г. суммирующих чисел последовательности. Емкость счетчика 8 тактов выбирается такой, чтобы самый длинный цикл автономного генератора проходил достаточно большое количество раз. В этом случае величина х(с)1 , равная значению К старкших разрядов х(1) будет одной и той же для конкретного цикла независимо от начального состояния контролируемого блока. Сумма чисел непериодической части, зависящая от начального состояния контролкруемого блока, и сумма чисел неполного цикла в конце последовательности сказываются лишь на значениях младших разрядов х(1), которые на учитываются, Назовем величину 1 х1 параметром цикла.кБлок 10 памяти служит для хранения параметров циклов, соответствующих исправному контролируемому блоку. Параметры циклов должны быть известны заранее и занесены в блок 10 памяти, начиная с нулевой ячейки.Счетчик 9 адреса служит для хранения адреса считываемой ячейки блока 10 памяти.Блок 11 сравнения служит для сравнения полученных в процессе контроля,величин 1 х(Т) с параметрами циклов,Кзаписанных в ячейках блока 10 памяти.Счетчик 12 числа циклов задает общее число циклов контроля.Устройство работает следующим образом.Сигнал на входе 19 пуска устаназливает начальное значение в счетчике 12 числа циклов и, проходя через элемент ИЛИ 17, устанавливает начальные 1 О состояния регистра 2 сдвига и счетчика 8 тактов, сбрасывает в нулевые состояния регистр 5, счетчик 9 адреса и триггер 16. Этот же сигнал, задержанный элементом 14 задержки на 15 время приведения устройства в исходное состояние, устанавливает триггер 16 в единичное состояние. Сигнал с прямого выхода триггера 16 открывает элемент И 7, и импульсы с выхо да тактового генератора 6 поступают через элемент И 7 на входы синхронизации регистра 2 сдвига, контролируемого блока 3, регистра 5 и счетчика8 тактов, Тактовые импульсы иницииру ют работу автономного генератора, состоящего из регистра 2 сдвига, контролируемого блока 3 и блока 1 сумматоров по модулю два.С выхода регистра 2 сдвига кодовые комбинации поступают на входы контролируемого блока, на вход блока1 сумматоров по модулю два и на вход комбинационного сумматора 4, Реакция контролируемого блока 3 на входное 35 воздействие поступает с выхода контролируемого блока на вторую группу входов блока 1 сумматоров по модулю два. Выходные сигналы блока 1 сумматоров по модулю два участвуют в фор мировании нового значения разрядов регистра 2 сдвига.Комбинационный сумматор 4 совмест. но с регистром 5 осуществляет накопление суммы двоичных чисел с выхода 45регистра 2 сдвига. Число тактов раба.ты автономного генератора определяется емкостью счетчика 8 тактов, импульс с выхода переполнения которогоустанавливает в нулевое состояние 50триггер 16, что прерывает поступление тактовых импульсов в блоки устройства. Импульс переполнения счетчика 8 тактов одновременно проходитчерез элемент ИЛИ 18 и элемент 15 за держки на вход считывания блоков 1 Опамяти и на вход сравнения блока 11сравнения. Это позволяет произвестисравнение чисел, поступающих по первой и второй группам входов блока11 сравнения. К этому моменту на первой группе входов блока 11 сравненияприсутствует число 1 х(С) , являющееся значением К старших разрядов суммы, накопленной в регистре 5, а навторой группе входов блока 11 сравнения присутствует параметр цикла;содержащийся в нулевой ячейке блокапамяти, поскольку счетчик 9 адресав этот момент имеет нулевое значение,При несовпадении чисел, поступающихпо двум группам входов блока 11 сравнения, сигнал с выхода несравненияблока 11 сравнения поступает на суммируюшулй вход счетчика 9 адреса иувеличивает его содержимое на единицу. Этот же сигнал, прошедший через.элемент ИЛИ 18 и задержанный элементом 15 задержки на время установления нового адреса, разрешает сравнение числа с содержимым следующейячейки блока 1 О памяти,Таким образом, блок 11 сравнения осуществляет сравнение числа х(Г;)1к с параметрами циклов, записанных в последовательных ячейках блока 10 памяти. Если х(С) не совпадаеткни с одним из параметров, записанных в ячейках блока 1 О памяти, то импульс переполнения счетчика 9 адреса, поступающий на выход 20, свидетельствует о неисправности контролируемого блока. При совпадении полученной величины 1 х(С) с содержимым одной из ячеек блока 10 памяти сигнал с выхода совпадения поступает на суммирующий вход счетчика 12 числа циклов проверки и одновременно на второй вход элемента ИЛИ 17, чем обеспечивается повторный запуск устройства на новый цикл проверки. Сигнал совпадения на выходе блока 11 сравнения говорит о том, что устройство обнаружило один из циклов, соответствуюших исправному объекту контроля,Повторный запуск устройства в общем случае происходит при другом неизвестном начальном состоянии контролируемого блока и приводит к обнаружению цикла с другим параметром. Общее число циклов проверки задается емкостью счетчика 12 числа циклов. Если в течение каждого цикла проверки фиксируется сигнал совпадения соответствующей величины 1 х(с)1 с содержимым ячеек блока 1 О памяти, то сигнал переполнения счетчика 12 чис 1278854ла циклов, поступающий на выход 13, с большой достоверностью говорит об исправности объекта контроля.ФоРмУла изобретения Устройство для контроля цифровых блоков, содержащее регистр сдвига, комбинационный сумматор, регистр результата, генератор тактовых.импульсов, элемент И, триггер, счетчик тактов, причем группа разрядных выходов регистра сдвига соединена с первой группой информационных входов комбинационного сумматора и является группой информационных выходов устройства для подключения к группе информационных входов контролируемого блока, вторая группа информационных входов комбинационного сумматора соединена с группой выходов младших разрядов регистра результата, выход генератора тактовых импульсов:соединен с первым входом элемента И и синхровходом триггера, первый установочный вход и выход которого соединены соответственно с выходом переполнения счетчика тактов и вторым входом элемента И, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в устройство введены блок сумматоров по модулю два, счетчик адреса, блок памяти, блок сравнения, счетчик числа циклов, два элемента задержки, два элемента ИЛИ, причем первая и вторая группы информационных входов блока сумматоров по модулю два соединены соответственно с группой разрядных выходов регистра сдвига и группой информационных входов устройства для подключения к группе выходов контролируемого блока, установочные входы регистра сдвига и счетчика тактов, входы сброса счетчика адреса. триггера и регистра результата объединены и подключены к выходу первого элементаИЛИ, первый вход которого соединенс выходом равенства блока сравнения,выход неравенства которого подключенк счетному входу счетчика адреса ипервому входу второго элемента ИЛИ,10 первый вход которого соединен с выходом переполнения счетчика тактов,синхровходы счетчика тактов регистра результата, регистра сдвига и выход устройства для подключения к входу синхронизации контролируемого блока объединены и поцключены к выходуэлемента И, второй вход первого элемента ИЛИ подключен к входу запускаустройства и установочному входу20 счетчика числа циклов, выход переполнения которого является выходомисправности устройства, первая и вторая группы информационных входов блока сравнения соединены соответственно с группой выходов старших разрядов регистра результата и группой выходов блока памяти, группа информационных входов которого подключена кгруппе разрядных выходов счетчика апЗ 0 реса, выход второго элемента ИЛИ через первый элемент задержки соединенс входом считывания блока памяти ивходом разрешения сравнения блокасравнения, выход первого элемента35 ИЛИ через второй элемент задержкиподключен к второму установочномувходу триггера, выход переноса счетчика адреса. является выходом неисправности устройства, группа выходов40 сумматоров по модулю два подключенак группе информационных входов регистра сдвига,едактор Н.Тупица рректор М,Де аз 6840/48 130 4/ роизводственно-полиграфическое предприятие, г.ужгород,ул.Проектная,4 Тираж 671Государственного к елам изобретений и Москва, Ж, Рауш Подпиитета СССРткрытийкая наб., д