Реверсивный буферный регистр сдвига

Совэ Советских Социалистических РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 111780045(61) Дополнительное к звт, свид-ву(22) Заявлено 17.07.78 (21)2662570/18-24 6 11 С 19/ОО с присоединением заявки Нов(23) ПриоритетГосударственный комитет СССР по делам изобретений и открытий(72) Авторы изобретения Институт социально-экономических проблем АН СССР(54) РЕВЕРСИВНЫЙ БУФЕРНЫЙ РЕГИСТР СДВИГА ения устройства упроегистявляетсуферного ретен вного ю из евер н Изобретение относится к вычислительной технике и может быть использовано для построения магазинной памяти вычислительных устройств.Известны асинхронные буферные регистры 113 и 2,содержащие в 1-м разряде ячейку памяти, входы которой соединены с выходами ячеек памяти (1-1)-го и (1+1)-го разрядов. Все эти регистры обеспечивают сдвиг инФормации только в одну сторону, что, ограничивает их функциональные возможности.Наиболее близким из известных по технической сущности являетоя асинхронный буферный регистр, содержащий в каждом разряде ячейку памяти из трех элементов И-ИЛИ-НЕ такую, что входы одного из элементов И каждого из элементов И-ИЛИ-НЕ ячейки соединены с выходами двух других ее элементов 3. Этот регистр обладает тем же недостатком: для обеспечения в нем реверсивного сдвига необходимо наличие специального устройства управления реверсивным сдвигом инфор мации.Ц б я ра за счет устрануправления.Поставленная цель достигается тем, что в реверсивном буферном регистре сдвига, содержащем й последовательно соединенных ячеек памяти, причем первый вход 1-й ячейки памяти соединен с выходом (1-1)-и ячейки памяти, выход (1+1)-й ячейки памяти подключен к второму входу 1-й ячейки памяти, третий вход 1-й ячейки памяти соединен. с выходом (1+3)-й ячейки памяти, а четвертый вход подключен к выходу (1+5)-й ячейки памяти, пятый и шестой входы 1-й ячейки памяти соответственно соединены с выходами (1 -2)-й и (1-3)-й ячеек памяти, где 1=1,п.Ячейка памяти содержит три элемента И-ИЛИ-НЕ, выход первого из которых соединен с первыми входами второго и третьего элементов И-ИЛИ-НЕ, выход второго элемента И-ИЛИ-НЕ соединен с первым входом первого элемента И-ИЛИ-НЕ и вторым входом третьего элемента И-ИЛИ-НЕ, выход которого подключен ко вторым входам первого и второго элементов И-ИЛИ-НЕ, третьи входы элементов И-ИЛИ-НЕ соот50 ветственно соединены с входами и выходами ячейки памяти,На Фиг. 1 представлена функциональная схема реверсивного буферногорегистра, на фиг. 2 - функциональнаясхема ячейки памяти.5Предложенный реверсивный регистрсодержит в -ячеек памяти (на фиг. 1показаны с (1 -4) по(1+7)-ю ячейкипамяти), Ячейка памяти (см.фиг.2)содержит элементы И-ИЛИ-НЕ 2-4, обра- -0эующие трехстабильный триггер.Для пояснения работы устройстваобозначим состояние, при котором вячейке записана информация (логические "единица" или "ноль") через3, а состояние, в котором информация стерта - через С.Если в соседних ячейках памятирегистра имеется комбинация состоянийвида ЗССЗССЗССС, то информация вэтих разрядах не продвигается и 20ячейки памяти сохраняют свои состояния. При комбинации СЗСЗССЗССС осуществляется сдвиг вправо: СЗССЗСЗССС,т.е. переход ячейки памяти 1,1 изС в 3 происходит, если ячейка памя- дти 1,(1-3), 1.(1-1) и 1.(1+1) находились в состояниях 3,3 и С соответственно, а переход их 3 в Сесли ячейки памяти 1. (1-2), 1.(1-1)и 1. (1+1) находились в состояниях З,С и 3 соответственно,При комбинации СССЗССЗССЗ осуществляется сдвиг влево: ССЗСССЗССЗ, т,е.переход ячейки памяти 1.1 из С в 3происходит, если ячейки памяти1.(1-2), 1. (1- 1) и 1. (1+1) находились в состояниях С,С и 3 соответственно, а переход из 3 в С - когдаячейки 1. (1-3), 1,(1-1) и 1.(1+1)находились в состояниях С,З и С соответственно. 40Управление сдвигом осуществляется из крайней левой ячейки памяти(см.фиг.1) и распространяется по регистру: сдвиг вправо вызывает уменьшение количества ячеек, находящихся в состоянии С, между ячейкамипамяти, находящимися в состоянии 3 - с двух до одной,а сдвиг влево увеличивает это колйчество с,двух до трех. Эти изменения распространяются по регистру слева направо по мере осуществления сдвига информации в ячейкахпамяти.Буферные свойства регистра обеспечиваются тем, что как только ячейка памяти. регистра выполнит операциюсдвига (в нее будет записана информация справа или Слева) и междуэтой ячейкой памяти и следующей,хранящей информацию, установится 60зазор вида СС, данная ячейка"памятиготова к передаче информации вправоили влево.Возможны четыре случая; а) дваподряд сдвига вправо, б) сдвиг впра во следует за сдвигом влево, в)сдвиг влево следует за сдвигом вправо, г) два подряд сдвига влево. Вовсех случаях первой выполняется операция в ячейках памяти, расположенных правее. Таким образом, в случае"а" комбинация СЗСЗСЗСССС переходитв комбинацию СЗСЗССЗССС, а затем вСЗССЗСЗССС. В случае "б" имеет местопереход ЗСЗСССЗССС - ЗСЗССЗССССЗССЗСЗСССС, в случае "в" - ЗСССЗСЗССС.ЗСССЗССЗСС - ЗССЗСССЗСС, в случае "г-ЗСССЗСССЗС - ЗСССЗССЗСС - ЗССЗСССЗСС.Ситуации, возникающие в случаях "б"и "в", требуют, чтобы переход ячейки памяти 1, 1 из С в 3 происходил,когда ячейка 1, (1+3) находится всостоянии С, а в случае "г" - переход 1-й ячейки памяти из С в 3 должен происходить, когда ячейка 1, (1+5)находится в состоянии С.Таким образом регистр правильнофункционирует при любой последовательности сдвигов,Максимальная информационная емкость П -разрядного регистра описанного типа составляет (и/2) , однако,максимальное быстродействие его обеспечивается при его заполнении нап/31 . При использовании в качествемагазинной памяти регистр не можетбыть заполнен более чем на )п/3разрядов, в противном случае из негоневозможно считать всю ранее записанную информацию.Ячейка памяти регистра работаетследующим образом,При наличии В ячейке логических"единицы" или "нуля" (состояние 3)на выходах элементов 2,3,4 устанавливаются значения 011 или 101, еслиже информация стерта (состояние С)значения 110. При смене одного изэтих устойчивых состояний в ячейкепамяти возникают транзитные состояния, которым соответствуют значения010 или 100 на выходах элементов2,3,4. Трехстабильный триггер наэлемечтах 2,3,4, образующий ячейкупамяти 1. 1 регистра, переходит изодного устойчивого состояния в дру-гое только при устойчивых состоянияхсоседних ячеек, к числу которых относятся 1. (1-3), 1, (1-2), 1 ф (1-1),1,(1 1), 1. (1+3) и 1, (1+5) .Транзитное состояние ячейки блокирует изменение устойчивых состоянийвсех ее соседей, что и обеспечиваетправильное функционирование регистра,Сдвиг информации в регистре наодин разряд (вправо или влево) производится за 6 Г , где Т - задержка одного элемента И-ИЛИ-НЕ. Благодаря совмещению выполнения операцийв соседних группах разрядов частотавыполнения операций равна 1/3.Формула изобретения1,Реверсивный буферный регистрсдвига, содержащий и последователь780045 15иг. 1 но соединенных ячеек памяти, причем первый вход 1-ой ячейки памяти соединен с выходом (-1)-й ячейки памяти, выход (1+1)-й ячейки памяти подключен к второму входу -й ячейки памяти, о т л и ч а ю щ и й с я тем, что, с целью упрощения реверсивного буферного регистра сдвига, в нем третий вход 1-й ячейки памяти соединен с выходом ( +3)-й ячейки памяти, а четвертый вход подключен к выходу+5)-й ячейки памяти, пятый и шестой входы (-й ячейки памяти соответственно соединены с выходами (-2)-й и (-3)-й ячеек памяти, где (=1,п.2. Регистр сдвига по п. 1, о т л и ч а ю щ и й с я тем, что в нем ячейка памяти содержит три элемента И-ИЛИ-НЕ, выход первого из которых соединен с первыми входами второго и третьего элементов И-ИЛИ-НЕ,выход второго элемента И-ИЛИ-НЕ соединен с первым входом первого элемента И-ИЛИ-НЕ и вторым входом третьего.элемента И-ИЛИ-НЕ, выход которогоподключен к вторым входам первого ивторого элементов И-ИЛИ-НЕ, третьивходы элементов И-ИЛИ-НЕ соответственно соединены с входами и выходамиячейки памяти,Источники информации,принятые во внимание при экспертнзе1.2.М 1 ьОпоэ, РеФг Неть апд фреей Епдерепдеп Эв 1 рп. Сове о 1 АСМ,1 Ь,1973,8 р 479, Бр. 92. Авторское свидетельство СССРМ 374663, кл. 6 11 6 19/00, 1973.3. Авторское свидетельство СССРР 661606, кл. С 11 С 19/0004,02.76 (прототип).Ъй) Щ фс + х ь х ос ъ хХ Составительольдина ТехредН.Гра2 т Подписикомитета СССРоткрютийаушская наб., д илиал ППП"Патент", г.ужгород,ул.Проектна з 9331/17 Тираж 66 ВНИИПИ Государствеиногпо делам изобретений 113035, Москва, ЖЧФх