Пороговое логическое устройство из

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИН 7089 9/2 04 Н ИСАНИЕ ИЗОБРЕТЕНИЯ АВТОРСКОМУ СВИфФдюг(21) (22) (46) 4 ПОРО 1"0 ВОЕ КОЕ УСТРОЙС Врл. Нг 42 ое конструк(088,вицет03 Кидетел03 К Е.И. (53) (56) В 81А У 81 Р)ельств19/23,ьство19/23,1979.ССР1979иг ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ 3913970/2419.06,8515.11.86.Специальнитан"С.А.Сажин,ессонов и В681,325.65Авторское с016, кл. Нтарское св017, кл. Н п 1 ИЗ п.(57) Изобретение относится к,области автоматики и вычислительной техники н может быть использовано в системах управления и обработки информации, Цель изобретения - расширение функци ональных возможностей устройства, достигается благодаря тому, что каждый элемент И дополнен да элемента И-ИЛИ введены ш дополнительных элементов И-ИЛИ, тп элементов сравнения, щ дополнительных элементов задержки, Р- триггеры 4, 5, инвертор 6, и-разряд, ный универсальный сдвиговый регистр 8. При этом все элементы И-ИЛИ И-НЕ и элементы задержки объединены в пос 1270890ледовательные цепи 9, содержащие 1 сдвоичном коде для любых кодовых коми о каскадов. Устройство позволяет бинаций. Использование микросхем обрабатывать информацию как в парал- средней степени интеграции позволяет лельном, так и в последовательном удешевить устройство. 2 ил.1Изобретение относится к автоматике и вычислительной технике и может быть использовано в импульсных системах управления и обработки информации.Целью изобретения является расширение функциональных воэможностей порогового логического устройства т из п за счет возможности обработки сигналов как в параллельном, так и в последовательном коде.На фиг.1 изображена принципиальная схема устройства./Она содержит элемент 1 задержки, элемент И-ИЛИ 2, элемент 3 сравнения, первый П-триггер 4, второй П-триггер 5, инвертор б, элемент И-НЕ 7 универсальный сдвиговый регистр 8, цепь 9, содержащую К последовательно соединенных каскадов, цепь ,О, содержащая последовательно соединенньгс каскадов.На фиг.2 приведены временные диаграммы напряжений в точках, обозначенных на фиг.1 соответствующими буквами.В исходное состояние устройство приходит при подаче на его вход 11 (А) сигналя логического нуля. При этом первый триггер 4 устанавливается в нулевое состояние. Если к этому времени второй триггер 5 находился в единичном состоянии, то после появления логической единицы на выходе цепи 9, состоящей из 1 с каскадов (точка), триггер 5 также установится в нулевое состояние, При этом на выходе элемента И-НЕ 7 и на выходах всех элементов И-ИЛИ цепи 10, состоящей изб каскадов, присутствует единичный логический сигнал, а на выходах всех элементов И-ИЛИ 2 цепи 9 - нулевой логический сигнал. Значение сигналов на выходах универсального регистра может быть любым.Запуск устройства осуществляется подачей на его вход 11 (А) единичного алогического сигнала. Это приводит кпоявлению на выходе элемента И-НЕ 7нулевого логического сигнала, которыйпоступает на вход цепи 1 О и на входС универсального сдвигового регистра8 (точка В). В этот момент происходитзапись входной информации в регистр 8.Время прохождения отрицательногоперепада сигнала с выхода элемента 10 И-НЕ 7 по цепи 1 О Т зависит от количества нулевых битов информации, записанных в последних 1 ъ разрядах регистра 8, н определяется выраже -нием15 , 2т 1 -х 1+вУю 1 2 ф(1)где х - количество битов, имеющихзначение логического нуля;Л1 - время задержки элементазадержки 1;т2 О- время отключения элементаИ-ИЛИ 2;1- количество каскадов цепи 10,Когда на выходе цепи 10 (точка Б)появится нулевой логический сигнал,на выходе элемента И-НЕ 7 возникнет .положительный перепад сигнала. Этотперепад поступит на вход С второгоО-триггера 5 и приведет его в единичное состояние, Положительный перепад ЗО сигнала с прямого выхода этого триггера поступит на вход цепи 9 (точка Г) .Время прохождения положительногоперепада с выхода второго 3 -триггера5 по цепи 9 Т зависит от количества1135 нулевых битов, записанных в первыхЬ разрядах регистра 8 и определяетсявыражением т =у 1+1 с ф (2) 40 где у - количество битов, имеющихзначение логического нуля;- количество каскадов цепи 9;Я - время задержки элемента задержки 1;1- время включения элементагИ-ИЛИ 2.Время прохождения положительногоперепада напряжения с выхода элементаИ-НЕ 7 по цепи 10 Т, определяетсяколичеством "единичных" битов информации, записанных в щ разрядах регистра 8, так как теперь на ныходе цепи10 (точка Б) и соответственно на первых входах элементов 3 сравнения присутствует сигнал логического нуля.Это время определяется по формуле 0Т =(ш-х)Ф +ш с (3), оЕсли Тз меньше чем Т то положительный перепад напряжения с выходацепи 9 на вход С первого Э-триггера4 поступит раньше, чем на его Э-вход 15придет сигнал логической единицы свыхода цепи 10, и триггер 4 не изменит своего состояния. В то же времясигнал логического нуля с выхода инвертора 6 установит второй 3 -триггер 205 в нулевое состояние, что приводитк появлению сигнала логического нуля . на выходе цепи 9 (точка Д) и сигналалогической единицы-на выходе инвертора 6. При этом на выходе 12 элемента 25И-НЕ 7 (точка В) вновь возникает отрицательный перепад сигнала, в регистр 8 запишется новая информацияи цикл работы устройства понторится,Если же окажется, что Т больше,Ччем Т , то сигнал логической единицына выходе цепи 10 появится раньше,чем на выходе цепи 9. Тогда в моментпоявления положительного перепаданапряжения с выхода цепи 9 (точка Д) 35на входе первого Э-триггера 4, пос ледний перейдет в единичное состояние, так как на его 9-вход в этотмомент поступает сигнал логическойединицы с выхода цепи 10 (точка Б), 40С инверсного выхода первого триггера4 на пятый вход элемента И-НЕ 7 поступит сигнал логического нуля, который запрещает поянление на выходеэлемента И-НЕ 7 сигнала логического 45нуля, после того, как произойдетсброс в нулевое состояние второго 1)"триггера 5 и на выходе инвертора 6вновь появится сигнал логическойединицы. , 50Работа устройства приостанавливается до момента появления на входеА устройства сигнала логического нуля.Наличие сигнала логической единицы на выходе первого Э-триггера 4 И(точка Е), который является выходомустройства означает, что в регистре8 записано -разрядное дноичное число, код которого содержит количествонулевых битов, превышающее числощ .При подаче на вход А устройствасигнала логического нуля первый Ь -триггер 4 устанавливается в нулевоетсостояние. и устройство приходит н исходное состояние.Новая двоичная информация записывается в регистр 8 в момент появленияна входе А единичного сигнала. Записьвходной информации может осуществляться днумя различными способами, в зависимости от сигнала, поданного навход Ч выбора режима работы регистра 8. Если на вход Ч, подан сигналлогического нуля - работа в параллельном коде, то на выходы регистра8 переписынается й -разрядный двоичный код, который присутствует на входах Р, Ов момент появления отрицательного перепада на входе С реги- .стра 8. Если же на вход Н поданединичный логический сигнал - работав последовательном коде, то ранеезаписанная информация сдвигается наодин разряд, а в первый разряд регистра 8 заносит бит информации с входанНезависимо от режима работы устройстна,цикл работы устройства будеткпостоянен и равен Т=Т +Т ; т.е, пеЬ 1 о ориод У следования отрицательных импульсов с выхода элемента И-НЕ 7(точка В) при непрерывной циклическойработе устройства, когда выполняется5условие Т, .Т,.,оПодставляя н это условие ныражениядля Т Т", (см. выражения 2 и 3 описания) получим+У) .+в- ) т 2Если выбрать время зацержки 1элемента 1 задержки так, чтобывыполнялось неравенствоА-в) Ф05то время отклонения элемента И-ИЛИ2 -можно не учитывать, и условие непрерывной циклической работыустройства примет видш(х+у) 1т.е. ш х+у,где ш - число, характеризующее порог срабатывания устройсттва, равное числу каскадонцепи 10;х+у - общее количестно битов,имеющих значение логического нуля в о-разрядномдвоичном коде, поступившемца устройство от источникаинФормации.Это означает, что устройство после запуска периодически опрашивает источник информации, пока це встретится кодовая кимбинация, количество нулей в которой превышает порог п .Период можно вычислить, используя выражения (1) и (2)1 =х+ш., +(ш-х)", +н" =х "г -х +ш( + 0+ о +1: ) =шЧ (1+ - ,.) гй ьР 1фЕсли же порог превышен, работа устрой ства приостанавливается, при этом в регистре 8 сохраняется кодовая комбинация, вызвавшая остановку, и на выходе устройства появляется сигнал,Для повторного запуска устройства на его вход А необходимо подать нуле вой логический сигнал, при подаче которого сбрасывается выходной сигнал, а при снятии - в регистр 8 записывается новая информация и работа устройства возобновляется.25Формула изобретенияПороговое логическое устройство п из И, содержащее 1 элементов И и К З 0 элементов задержки (где 1 =и-п) вь:ход -го их которых соединен с первым входом -го элемента И, вход первого элемента задержки соединен со вторыми входами всех элементов И, о т л и - З 5 ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет возможности обработки сигналов как в параллельном, так и в последовательном кодах, каждый эле. 40 мент И дополнен до элемента И-ИЛИ, а также введены о дополнительных эле - ментов И-ИЛИ, и-разрядньй универсальный сдвиговый регистр, п элементов сравнения,о дополнительных элементов 45 задержки, два О-триггера, инвертор и элемент И-НЕ, все элементы И-ИЛИ и элементы задержки объединены в две последовательные цепи, содержащие соответственно 1 икаскадов, в кото рых первые входы дополнительных элементов И соедицецы с входами соответствующих элементов задержки, которые соединены с выходами соответствующих предыдущих элементов И-ИЛИ, в первой цепи изб элементов вторые входы дополнительных элементов И соединены свыходами и -разрядного регистрасдвига, вход первого элемента задержки соединен с прямым выходом второго Э-триггера, а выход последнего из элементов И-ИЛИ с С-входом первого ) в тригге и через инвертор с первым входом элемента И-НЕ и К-входом второго 0-триггера, во второй цепи из т элементов первые входы первых и вторых групп входов по И каждого из дополнительных элементов И-ИЛИ соединены соответственно с выходом и входом соответствующего дополнительного элемента задержки, которые в каждом из каскадов, кроме первого, соединены с выходом предыдущего элемента И-ИЛИ, вторые входы элементов И соединены с инверсными выходами элементов сравнения, вторые входы дополнительных элементов И соединены с прямыми выходами элементов сравнения, вход первого из п элементов задержки соединен с выходом элемента И-НЕ и со С-входами второго 1)-триггера и универсального регистра выход последнего элемента И-ИЛИ этой цепи соединен со вторым входом элемента И-НЕ, с Э- входом первого 1) -триггера и с первыми входами всех элементов сравнения, вторые входы всех элементов сравнения соединены с остальными гп выходами универсального регистра, информационные входыО иЧ которогоявля- ются информационными входами устройст. ва, а вход Ч -входом выбора режима, инверсный выход второго 9-триггера соединен с третьим входом элемента И-НЕ, четвертый вход последнего соединен с О в вход второго Э -триггера,1 -входом первого 3 -триггера и является входом запуска устройства, пятый вход элемента И-НЕ соединен с инверсным выходом первого 3-триггера, прямой выход которого является выходом устройства.1270890 оставительехред М.Ход Корректор В,Синицкая актор А.ЛОлинич одписное Заказ 6 4/5 лиграфическое предприятие, г. Уагород, ул ктная,онэводств 253/57 Тираж ВНИИПИ Государственног по делам изобретений 113035, Москва, Ж"35, Рау