Преобразователь параллельного кода в последовательный

Изобретение относится к вычислительной технике и может быть использовано в системах передачи и преобразования цифровых данных.Цель изобретения - повышение быстродействия,На фиг.1 изображена функциональная схема преобразователя; на фиг. 2 -схема второго дешифратора нуля.Преобразователь параллельногокода в последовательный содержит регистр 1 сдвига, первый 2 и второй 3дешифраторы нуля, дешифратор 4, коммутатар 5, первый 6 и второй 7 генераторы импульсов, триггер 8 и элементИЛИ 9, выход которого соединен с входом сдвига регистра 1 сдвига.Входы разрядов регистра 1, кроменулевого и последнего, подключены ксоответствующим информационным входам 10 устройства, выходы этих разрядов регистра 1 соецинены с входами первого дешифратора 2 нуля,а выходы разрядов регистра 1 с номерами3 К+1, где К= 1, 2, 3.подключенык информационным входам коммутатора5. Установочный вход регистра 1 сдвига объединен с установочными входамидешифратора 4 и триггера 8 и подключен к установочному входу 11 устройства. Счетный вход триггера 8 соединен с выходом коммутатора. 5, являющим.ся выходом 12 устройства.Прямой выход триггера 8 соединенвходом запуска второго генератораимпульсов и является первым управляющим выходом 13 устройства инверсный выход триггера 8 подключен квходу останова первого генератора6 импульсов. Вход запуска первогои вход астанова второго генераторов6 и 7 импульсов абъецинены и подключены к выходу второго дешифратора 3нуля, являющемуся вторым управляющим выходом 14 устройства. Первыевходы второго дешифратора 3 нуляобъединены с входами дешифратора 4и подключены к соответствующим выходам первого дешифратора 2 нуля. Выходыдешифратора 4 соединены с управляю 1щими входами коммутатора 5 и, кроместаршего, с вторыми входами второгодешифратора 3 нуля. Выходы генераторов 6 и 7 подключены к вхоцам элемента ИЛИ 9.Второй дешиФратор 3 нуля (Фиг.2)содержит Кэлементов НЕ 15, К элементов И 16 и элемент ИЛИ 17,выход которого является выходом50 г 5 1 О 15 ЗО 25 ЗО 40 второго дешифратора 3 нуля, К первыхвходов этого дешифратора 3 нулясоединены с первыми входами соответственно элемента ИЛИ 17 и элементовИ 16 выходы которых подключены костальным входам элемента ИЛИ 17. Вторые входы второго дешифратора 3 нуля через соответствующие элементыИЛИ 17 соединены с вторыми входамисоответствующих элементов И 16 и содним из входов каждого элемента И16 с более высоким номером.Принцип работы преобразователяпараллельного кода в последовательньйоснован на приблизительном определении формата преобразуемого кода ирассматривается на примере преобразования двенадцатиразрядного кода. Приэтом первый дешифратор 2 нуля состоитиз четырех групп,Преобразуемый параллельный кодзводится с информационных входов 10в разряды регистра 1 сдвига, кроменулевого и тринадцатого разрядов. Внулевой разряд регистра 1 сдвига записывается постоянная логическая единица. Разряды преобразуемого кода иразряды регистра 1 сдвига совмещаютсяпо первому (младшему)разряду.В зависимости от разрядности преобразуемого кода на соответствующих выходахпервого дешифратора 2 нуля появляютсялогические единицы, Например, еслипреобразуемьй код 8-и разрядньй, тона третьем выходе первого дешифратора2. нуля обязательно будет логическаяединица, а на первом и втором выходах -в зависимости от структуры преобразуемого кода. При этом на третьем выходедешифратора 4 также появляется логическая единица, которая поступает насоответствующий вход коммутатора 5 ийа выход 12 устройства подключаетсявыход 10-го разряда регистра 1 сдвига,1 ешифратор 4 легче всего реализовать на постоянном запоминающем устройстве (ПЗУ). Информация, заложенная в ПЗУ для данного случая, может быть представлена в виде следующей таблицы.При наличии ненулевой информации на выходах первого дешифратара 2 нуля на выходе второго дешифратора 3 нуля появляется логическая единица, которая поступает на вход запуска перваго генератора 6 импульсов, Импульсы максимальной частоты с выхода первого генератора 6 импульсов поступают1243098 1. Преобразователь параллельногокода в последовательный, содержащийпервый и второй генераторы импульсов,на вход сдвига регистра 1 сдвига дешифратор, коммутатор, первый дешифчерез элемент ИЛИ 9, Сдвиг продолжает Ратор нуля и регистр сдвига, входыся до тех пор, пока с выхода 10-го и выходы разрядов которого, кроме нуразряда регистра 1 сдвига через ком- левого и последнего подключены соотРмутатор 5 на счетный вход тригге ветственно к информационным входамра 8 не поступает логическая еди- преобразователя и к входам первого деница ( старший разряд преобразуемо- шифратора нуля, установочные входы рго кода). При этом триггер 8 уста- гистра сдвига и дешифратора объединенавливается в единичное состояние. ны и подключены к установочному вхоНа вход останова первого генератора 10 ду преобразователя, выходы дешифрато 6 импульсов поступает логический ноль ра соединены с управляющими входамис инверсного выхода триггера 8, а на коммутатрра, выход которого являетсявход запуска второго генератора 7 выходом преобразователя, входы заимпульсов поступает логическая еди- пуска-и останова второго генератораница с прямого. выхода триггера 8. 15 импульсов объединены соответственноЗта же логическая единица поступает с первым и вторым управляющими выхона первый управляющий выход 13 (нача- дами преобразоватЕля, о т л и ч а юло формата) и свидетельствует о том, щ и й с я тем, что, с целью повышечто на выходе 12 устройства находится ния быстродействия, в него введеныстарший разряд преобразуемого кода. 20 втоРой дешифратор нуля, триггер и элеС выхода второго генератора 7 им- мент ИЛИ, входы которого соединеныпульсов тактовые импульсы постулают с выходами генераторов импульсов, ана вход сдвига регистра 1 сдвига. выход подключен к входу сдвига регисСдвиг преобразуемого кода в регистре тра сдвига, выходы разрядов которого1 сдвига продолжается до тех пор, с номерами ЗК+1, где К = 1, 2, 3.пока на выходе второго дешифратора 3 соединены с информационными входаминуля не появляется логический ноль, коммутатора, выход которого подключенкоторый поступает на вход останова к счетному входу триггера, установочвторого генератора т импульсов, При ный вход которого соединен с устаноэтом отрицательный перепад напряже 30вочным входом преобразователя, прямойния на выходе .второго дешифратора 3 и инверсный выходы триггера подключе-.нуля поступает на второй управляющий ны соответственно к входу запуска втовыход конец формата и свидетельствует Рого и входу останова первого генерао том, что на выходе 12 устройства торов импульсов, вход запуска первонаходится младший разряд преобразуе- го и вход останова второго генератомого кода,35 ров импульсов объединены и подключеныВторой дешифратор 3 нуля предназ- к выходу второго дешифратора нуля,начен для фиксации нулевой информа- первые входы которого объединены сции на выходах первого дешифратора 2 входами дешифратора и подключены кнуля в зависимости от состояния выхо- соответствующим выходам первого дешифдов дешифратора 4. Например, если 40 ратора нуля, вторые входы второгона третьем выходе дешифратора 4 при- дешифратора нуля соединены с соответсутствует логическая единица, то вто- ствующими выходами дешифратора, кромерой дешифратор 3 нуля определяет нуле. старшего.вое состояние только первых трех2. Преобразователь по и. 1, о твыходов первого дешифратора 2 нуля. 45 л и ч а ю щ и й с я тем, что второйПосле каждого преобразования необхо- дешифратор нуля выполнен на Кэледимо подать на установочный вход 11 ментах НЕ, Кэлементах И и элементеимпульс начальной установки. ИЛИ, выход которого является выходомТаким образом, преобразование второго дешифратора нуля, К первыхпараллельного кода в последовательный 50 входов второго дешифратора нуляосуществляется без предварительного соединены с первыми входами соответсдвига преобразуемого кода. ственно элемента ИЛИ и элементов И,выходы которых подключены к остальФормула изобретения ным входам элемента ИЛИ, каждый из55 вторых входов второго дешифратора нуля через соответствующий элемент НКсоединен с одним из остальных входовсоответствующего элемента И.О О О 1 О Х 1 Х Х Х Х О О П р и м е ч а н и е: Х - безразличное состояние информации1243098 оставитель О.Ревинсехред О.Сопко гова орректор дактор И.Дербак ПодписноеСР 3716/ Тираж 816Государственного комитета лам изобретений и открытий Москва, Ж, Раушская наб. ВН 1303 роизволсч о-полиграфическое предприятие, г,Ужгород,ул,Проектная,4