Устройство для сопряжения управляющей вычислительной машины с периферийными устройствами

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 201841 А 19 15114 С 06 Р 13/О ПИСАНИЕ ИЗОБРЕТЕНИ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛ(71) Киевский ордена ТрудовогоКрасного Знамени институт инженеровгражданской авиации(56) Авторское свидетельство СССРУ 562811, кл. С 06 Р 3/04, 1977.Авторское свидетельство СССРУ 714386, кл. С 06 Р 3/04, 1980.(54)(57) 1. УСТРОЙСТВО ДЛЯ СОПРЯ.ЖЕНИЯ УПРАВЛЯЮЩЕЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С ПЕРИФЕРИЙНЫМИ УСТРОЙСТВАМИ, содержащее регистр обмена, коммутаторы ввода и вывода, буферный регистр, блок приоритета, причем последовательные информационные вход и выход регистра обмена соеди-, нены соответственно с входной и выходной информационными шинами управляющей вычислительной машины, параллельный информационный .выход регистра обмена соединен с первым информационным входом коммутатора ввода, второй информационный вход которого соединен с выходной шиной записи периферийного устройства, выход коммутатора ввода через буФерный регистр соединен с информационным входом коммутатора вывода, первый выход которого соединен с входной шиной считывания перифе- рийного устройства, второй выход коммутатора вывода соединен с параллельным информационным входом регистра обмена и с информационным входом блока приоритета, о т л н ч а ю -щ е е с я тем, что, с целью повышения быстродействия устройства,в него введены блок синхронизации,блок регистров установок,компаратор, таймер, блок прерываний и блокмикропрограммного управления, причем выход синхронизации управляющей вычитательной машины соединенс входом блока синхронизации, первыйвыход которого соединен с первымвходом синхронизации блока микропрограммного управления, второй входсинхронизации которого соединен свыходом таймера, выход которогосоединен с входом метки времени периферийного устройства и входом синхронизации блока приоритета, второй выход блока синхронизации - с.входом синхронизации таймера, второйвыход коммутатора выьода - с входом логических условий блока микропрограммного управления, таймера,компаратора и блока регистров уставок, а выходы блока прерываний компаратора и первый выход блока приоритетов - соответственно с первым, вторым и третьим адресными входами блока микропрограммного управления, первый и второй выходы направления обмена блока микропрограммного управления соединены соответственно суправляющими входами коммутатороввывода и ввода, а выходы готовностьсчитывания уставки, разрешение сравнения уставок, включение таймераблока микропрограммного управлениясоединены соответственно с стробирующими входами блока регистров уставок, компаратора и таймера, первый торой режимные выходы блока микрпрограммного управления соединены сустановочными входами блоков прерывания и приоритета, запускающийвыход блока микропрограммного управления соединен с синхровходом периферийного устройства, выход блокарегистров уставок соединен с кодовым входом 1 компаратора, выход которого также соединен с входом выбора режима, работы периферийного устройства , выход признаКа приоритетности периферийного устройства сае-динен с запросным входом блока приоритетов, кодовый выход которогосоединен с входом записи блока прерываний;2, Устройство по п, 1, о т л и -ч а ю щ е е с я тем, что блок микропрограммного управления содержитгруппу формирователей импульсов,оперативную буферную память,. группуэлементов И-ИЛИ, группу дешифраторовсостояний, формирователь сигналовзаписи и считывания, постоянную буферную память, формирователь сигналовсинхронизации, счетчик тактов считывания, дешифратор тактов считывания,причем вход логических условий блока микропрограммного управления соединен с информационным входом оперативной буферной памяти, входы записисчитывания которой соединены с соответствующими выходами формирователя сигналов записи и считывания, входы которого соединены соответственно с выходами формирователя сигналов синхронизации и дешифратора тактов 1201841считывания, выход которого соединен с первыми входами элементов И-ИЛИгруппы и установочным входом счетчика тактов считывания, выход формирователя сигналов синхронизации соединен с стробирующими входами счетчика тактов считывания и формирователей импульсов группы, выход счетчика тактов считывания соединен с входами дешифратора тактов считывания и постоянной буферной памяти., выход которого соединен с первыми входами дешифраторов состояний группы, вторые входы которых соединены с выходом оперативной буферной памяти, выходы дешифраторов состояний группы соединены с вторыми входами элементов И-ИЛИ группы, выходы которых соединены. с входами состояний формирователей импульсов группы, выходы которых являются соответственно первым и вторым выходами направления обмена, выходами готовности считывания уставки, разрешения сравнения уставок, включения таймера, первым и вторым режим ными выходами и запускающим выхо.- дом блока микропрограммного управления, первый, второй и третий адресные входы которого соединены с третьим, четвертым и пятым входами элементов И-ИЛИ группы, а первый и второй входы формирователей сигналов синхронизации являются соответственно первыми и вторыми входами синхронизации блока микропрог. - раммного управления.50 Изобретение относится к вычислительной технике и может быть использовано при вводе информации о параметрах объектов в управляющие вычислительные машины (УВМ) после чеговыводы результатов обработки УВМмогут выводиться на несколько периферийных устройств. В качестве УВМ,могут быть использованы, например,электронные клавишные вычислительные машины,11 ель изобретения - повышениебыстрод Дствия устройства, что позволяет расширить функциональные возможности устройства путем использования его в реальных системах времени.На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2 - блок-схема блока микропрограммного управления.Устройство содержит процессорУВМ, регистр 2 обмена, коммутатор 3 ввода, выход 4 записи периферийных устройств (ПУ),.буферный регистр 5, коммутатор 6 вывода,(фиг. 2) содержит оперативную буфер,ную память 19, группу формирователей20 импульсов группу элементов 21И-ИЛИ, группу дешифраторов 22 состояний, постоянную буферную память23, формирователь 24 сигналов записии считывания, дешифратор 25 тактовсчитывания, счетчик 26 тактов считывания, формирователь 27 сигналовсинхронизации,Устройство предназначено для обеспечения быстрого обмена данными периферийного устройства с центральным процессором УВМ. При этом с. целью увеличения быстродействия производится допусковый контроль и программное управление периферией, управление цветом печати на печатающемустройстве,В качестве центрального процес- .сора йспользуется, например, элек"тронная клавишная вычислительная машина, Электроника БЗ, память которой представляет собой замкнутоединамическое кольцо, состоящее изтрех внутренних регистров.Кольцо памяти разрывается на стыке двух регистров и в разрыве вводится регистр 2 обмена, через которыйобеспечивается доступ в любую область памяти. При этом запись и считывание информации производится побайтно. Устройство работает следующим образом.Программа работы устройства заносится в память УВМ (не показано) и в регистр 2 обмена, По управляющему сигналу с блока 9 осуществляется считывание программы работы устройства с регистра 2 обмена через коммутаторы 3 и 6 и буферный регистр 5 на блок 9, а затем происходит занесение ее в определенной последовательности в блоки 12, 15и 17.В программе задается: количество датчиков информации и программа их 201841 4опроса: адрес периферийного устройства; величины установок для блока12 регистров уставок; временные интервалы для таймера 15; приоритетдатчиков. Блоком 8 синхронизацииосуществляется привязка синхроимпульсов устройства к синхронизирующимимпульсам процессора 1 УВМ.Ввод информации в устройство осуществляется следующим образом..На выходе 18 признака приоритетности ПУ формируется сигнал, которыйхарактеризует данное ПУ, Блоком.17анализируется приоритет и выдаютсясигналы на блок 9 микропрограммногоуправления и блок 11 прерывания,которые обеспечивают работу устройства при вводе информации. Приоритетный сигнал с блока 17 поступает через блок 11 прерываний наблок 9 микропрограммного управления, который выдает сигнал на блок17 приоритета о съеме.информациис ПУ, обладающего высшим приоритетом. Блок 17 приоритета после этого сигнала оценивает высший приоритет у оставшихся внешних устройств,которые послали запрос на обмен,и сигнализирует о признаке устройства с высшим приоритетом.Таймер 15 вырабатьвает временные метки как на блок 9, так и наПУ выход 16). В соответствии с этими метками блок 9 вырабатывает управляющие сигналы, которые поступают на вход 10 для управления обменом информации. Информация с ПУ поступает с информационного 4 входачерез коммутатор 3 ввода на буферный регистр 5. По команде с блока 409 коммутатор б вьвода подключаетбуферный регистр 5. Затем по сигналу с блока 9 управления и пройзводится запись информации в ком паратор 13. В компараторе 13 происхо дит сравнение (допусковйй контрольупоступающей информации с уставками,которые находятся в блоке 12 памятирегистров и, следовательно, определяется превышение занижение) поступающей информации относительнонижнего или верхнего допустимыхпределов, По результатам допускового контроля в компараторе 13 вырабатываются сигналы для блока 9 и 55 для внешнего печатающего устройства выход 14), который устанавли 1вает цвет печати на внешнем печатном устройстве. Сигнал с компарато 5 1 ра 1"3, поступающий .в блок 9, опреДеляет дальнейшую работу устройства. Если поступающая информация Ме прошла допусковый контроль, то ло команде с блока 9 коммутатор 6 Ьывода подключает выход буферного регистра 5 кинформационному выходу 7. Затем, по команде 9 на входе 1 О признаков состояния ПУ появляется сигнал "Считывание".На внешнем печатающем устройстве информация выпечатывается красным цветом, который установлен по сигналу с входа 14. Если же поступающая информация прошла допусковый контроль, то блок 9 вырабатывает команду для коммутатора 6 вывода на подключение выхода буферного регистра 5, к информационному параллельному входу регистра 2 обмена, откуда информация вводится в процессор 1 УВМ, где она обрабатывается в соответствии с заданной программой. После окончания обрабатки полученной информации результаты выводятся через регистр 2 обмена, коммутатор 3 ввода на буферный регистр 5. По команде с блока.9 коммутатор 6 вывода подключает выход буферного региетра 5 к информационному выходу 7. Затем на синхровходе 10 появляется сигнал "Считывание" и периферийное печатающее устройство начинает считывание этой информации. Кроме того, после допускового контроля компаратора 13 на входе 14 ПУ устанавливается цвет печати для периферийного печатающего устройства.Блок микропрограммного управления 9 работает следующим образом.Со схемы синхронизации 27 синхросигналы поступают на счетчик так 201841 бтов 26. Состояние счетчика 26 тактов является управлением для счи/ть 1 вания микрокоманды с постоянной буферной памяти 23,Дешифратор 25 тактов своими выходами связан с группой элементов21 И-ИЛИ и формирователем 20 функциональных сигналов, формирователь24 сигналов записи и считывания вы 1 О полнен так, что при поступлении сформирователя 27 сигналов синхронизации анализируется на каждом тактесостояние дешифратора 25 тактов. Напервых тактах вырабатывается сигнал15 "Запись" для буферной памяти 19,а на последующих тактах сигнал "Чтение".По сигналу "Запись" на первых 20тактах записывается исходная информация с информационной шины. По сигналу "Чтение" информация считывается оперативной буферной памятью 19 и подается на группу дешифраторов 22 состояния. На дешифраторе 22 на каждом такте считывается информация с постоянной буферной памяти 23, которая представляет собой микрокомандууправления с учетом исходной информации, заданной оператором.На каждом такте на выходе формирователя 20 функциональных сигналов 35ввода-вывода появляется на заданномвыходе управляющий еигнал, припомощи которого обеспечивается управление и работа системы по заданномуалгоритму. В качестве периферийныхустройств используются датчики, скоторых снимается информация ипечатающее устройство.12084 Фнлиал НПН "Патент",г.Ужгород, ул.Проектная, 4 фи вниипиТираж За По длокам на ВьходУГ Й 15 У 77 10