Цифровой синтезатор частот

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 119) 111) А Н 03 ОПИСАНИЕ ИЗОБРЕТЕНИ ыходу Основы Радио ССР7,07.82. ЧАС- соелиенто ержк коммутат разоватесумматор го подкл делителя фициенто ои ко уммат между кодовыми выходеми накапливаюи второй группойора введен преобв, второй кодовый щего сумматора входов коммута разователь код ход котому кодово ого подключен к второу выходу блока управлевый вход накапливающего ния, так сумматор ыи вход преоббъединены и под такт разовател ключены к с перемен кодов ыходу )м коз елителя частот циентом деления,первого перемножителя код ГОСУДАРСТВЕННЫЙ НОМИ)ЕТ С ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНР ВТОРСКОМ,/ СВИДЕТЕЛЬСТ(54)(57) 1. ЦИФРОВОЙ СИНТЕЗАТОТОТ, содержащий последовательдиненные генератор импульсов,тель частоты с переменным коэфф еления, управляемую линию распределитель импульсов, р и цифроаналоговый преобь, а также накапливающий управляющий выход которочен к управляющему входу частоты с переменным козфделения, а первый и втоые входы накапливающего, соединены соответственс первым и вторым кодовыми одами блока управления, о т л и - а ю щ и й с я тем, что, с целью меньшения уровня побочных составяющих в спектре выходного сигнала а вход управления управляемой линии задержки подключен к в генератора импульсов.2. Синтезатор по и. 1, о т л и ч а ю щ и й с я тем, что преобразователь кодов содержит последовательно соединенные первый перемножитель кодов, первый сумматор, второй сумматор, третий сумматор и первый регистр памяти, последовательно соединенные второй перемножитель кодов и второй регистр памяти, третий перемножитель кодов, последовательно соединенные четвертый сумматор и третий регистр памяти, последовательно соединенные пятый сумматор и четвертый регистр памяти, кодовый вход второго перемножителя кодов объединен с вторым кодовым входом третьего,перемножителя кодов и является первым кодовым входом преобразователя кодов, второй кодовый вход третьего сумматора объединен с первым кодовым входом четвертого сумматора и подключен к выходу второго перемно.жителя кодов, выход третьего аеремножителя кодов подключен к второму кодовому входу второго сумматора, второй кодовый вход четвертого сумматора и первый кодовый вход пятого сумматора объединены и подключены к выходу первого перемножителя кодов, второй кодовый вход пятого сумматора подключен к выходу третьего сумматора, тактовые входы первого, второго, третьего и четвертого регистров памяти объединены и являются тактовым входом преобразователя кодов, кодовые выходыного, второго, третьего и четвертого регистров памяти, а также общая шина преобраэонателя кодов являются выходами преобразователякодов, при этом кодовый вход пер 1193803ного перемножителякодов, второйкодовый входпервого сумматораи первыйкодовый вход третьего перемножителякодов объединены и являются вторым кодовым входом преобразователя кодов.Изобретение относится к радиотехнике и может использоватьсядля формирования сетки частот вустройствах радиосвязи, телеметриии измерительной техники.Цель изобретения - уменьшениеуровня побочных составляющих вспектре выходного сигнала,На фиг. 1 приведена структурнаяэлектрическая схема цифрового синтезатора частот; на фиг. 2 - структурная электрическая схема преобразователя кодов.Цифровой синтезатор частот содержит генератор 1 импульсов,делитель 2 частоты с переменнымкоэффициентом деления (ДПКД), накапливающий сумматор 3, блок 4управления, управляемую линию 5 задержки, распределитель 6 импульсов, коммутатор 7, цифроаналоговыйпреобразователь (ЦАП) 8,и преобразователь 9 кодов.Преобразователь. 9 кодов содержитпервый 10, второй 11 и третий 12перемножители кодов, первый 13,второй 14 и третий 15 сумматоры, первый 16, второй 17, третий 18 и четвертый 19 регистры памяти, четвертый 20 и пятый 21 сумматоры.Цифровой синтезатор частот работает следующим образом,При соотношении частот генератора 1 импульсов Йо и выходной частоты ДПКД 2 Й , ранномДПКДй ана выходе нторого регистра 17 А(А; - 1)2 выходе третьего регистра 18А(А)Ц 2(2 -.з ь + А Ц22 на выходе первого перемножителя 10 Я 2 4 управления на кодовые входы накапливающего сумматора 3 поступают коды чисел а и . Сигнал переноса накапливающего сумматора 3 поступает на управляющий вход ДПКД 2 и устанавливает его коэффициент деления равным И+1. В следующем такте работы сигналом с выхода ДПКД 2 он возвращается в исходное состояние с коэффициентом деления И. Накапливающий сумматор в каждом -м такте суммирует код с выхода накапливающего сумматора А. с кодом числа ц и сравнивает сумму этих кодов, полученную в предыдущем такте, с кодом числа Ц, При этом код А, пропорционален смещению (+1)-го выходного импульса ДПКД 2 относительно соответствующего импульса гипотетической последовательности, Код А поступает на первый кодовый вход преобразователя 9 кодов, на второй кодоный вход которого поступает код числа Я иэ блока 4 упранления,- Преобразователь 9 кодов преобразует коды чисел Я и А, таким образом, что на вьходах преобразователя 9 кодов формируются следующие коды:на выходе первого регистра 16010-1) А;(А -1)+ А а - .- 2 13 1 при этом одним из выходов преобразователя 9 кодов является выход общей шины преобразователя 9 кодовС выходов преобразователя 9 кодов указанные коды поступают на сигнальные входы коммутатора 7, на управляющие входы которого поступают импульсные сигналы с выхода распределителя 6 импульсов. На вход последнего поступают три импульсных потока с выходов управляемой линии 5 задержки, которая осуществляет задержку импульсов выходного сигнала ДПКД 2 и формирует два дополнительных. импульсных потока, сдвинутых относительно первого соответствен 1но на Т =и 2 Т.оРаспределитель 6 импульсов Формирует две группы импульсных потоков по три потока в каждой, причем первая группа запускается нечетными, а вторая четными импульсами выходного сигнала ДПКД 2. Импульсные потоки разнесены по времени. Импульс перво" го потока запускается импульсом с выхода ДПКД 2 и имеет длительность, равную То, начало импульса второго потока совпадает с окончанием импульса первого потока и имеет ту же длительность То, начало импульса третьего потока совпадает с окончанием импульса второго потока и сбрасывается с приходом следующего выходного импульса ДПКД 2.Сформированные таким образом импульсные потоки осуществляют коммутацию выходов преобразователя 9 кодов на входы ЦАП 8 через коммутатор 7. При этом коммутация осуществляется в следующей последовательности: первый импульсный поток первой группы коммутирует код с выходов четвертого регистра 19, второй импульсный поток первой гоуппы коммутирует код с выходов третьего регистра 18, третий импульсный поток первой группы коммутирует код с выходов первого перемножителя 10, первый импульсный поток второй группы коммутирует код с выходов первого регистра 16, второй импульсный поток второй группы коммутирует код с выходов второго регистра 17, а третий импульсный поток второй группы коммутирует выход общей шичы.ЦАП 8 Формирует Выходной сигнал в виде многоуровневого импульсного 193803сигнала, величина уровня которого пропорциональна соответствующему коду, поступающему на вход ЦАП 8, а его протяженность равна длительности импульса, коммутирующего этот код.Возможная реализация преобразователя 9 кодов представлена на фиг, 2, На вход первого перемножите-.ля 10 с выхода блока 4 управления поступает код числа Я, в первом пере.множителе формируется кодНа выходе первого сумматора 1315формируется код Я -Я = Я(Я). Таккак код Ц(Я) четен при любом Я,то с выхода первого сумматора 13Ы)всегда можно снять кодпри 920 няв второи разряд Выхода первого сумматора 13 за младший разряд. С выхода первого сумматора 13 код Я(-1)2поступает на первый вход второго сум.25 матора 14, на второй вход которогопоступает код Я А, с выхода третьего перемножителя 12. Второй сумматор 14М)Фоомирует код -+ А Я, поступающий на первый вход третьего сумматора 15, на второй вход которогоА (А;,-1)пОступает код --- с ВыходаВторого перемножителя 11. Этот кодпоступает также на Второй вход чет вертого сумматора 20 и на вход второго регистра 17. Коды на Входах ивыходах регистров 16 - 19 меняются один раз за такт, который совпадает с тактом работы накапливающегосумматора 3 и задается выходным сигналом ДПКД 2, Поскольку код А , формируемый накапливающим сумматором 3В 1.-м такте, является характеристикой Временного положения (+1)-говыходного импульса ДПКД 2, то исоответствующие ему коды появляются на выходах преобразователя 9 кодов в начале .+1)-го такта. На входы ЦАП 8 через коммутатор 7 за каждый такт преобразователя 9кодов поочередно поступают коды, ком; утируемые импульсами потока тс гервой, та второй группы распределителя 6 импульсов, т.е. если В данном -и такте на вход ЦАП 8 поступают, сменяя друг друга, коды0 10-11 А, (А,- - 1)20 Т = То(1( + а) то в последующем (+1)-м такте навход ЦЛП 8 поступают коды О(0-1) А(А -1) 22 Таким образом, частота выходного сигнала цифрового синтезатора частот равна В качестве перемножителей 10 - 12 можно использовать матрицы постоянных запоминающих устройств.Подавление паразитных составляющих в спектре выходного сигнала обеспечивается за счет формирования многоуровневого сигнала, в котором достигается увеличение амплитуд одних гармоник и уменьшение. других. Это достигается за счет того, что импульсные сигналы, участвующие в суммировании, сдвинуты относительно исходного на где 1 - временной интервал между началом первого и 1-го импульса;Р = О Я что приводит к неполному подавлению паразитных гармонических сос Отавляющих в спектре результирующего сигнала. Однако в данном случае наблюдается увеличение амплитудгармоник, кратных частоте=л-и уменьшение амплитуд всех прочихгармоник ПМСледовательно, Е =- , а это выходная частота цифрового синте затора частот. Выигрыш по подавлению паразитных составляющих в спектре выходного сигнала не хуже 20 18 М(ДБ), где И коэффициент деления ДПКД 2.1193803 Составитель Ю. КовалевИ. Николайчук ТехредЛ.Мартяшова едак 81 Пнного комитета СССРтений и открытийРаушская наб., д. Заказ 7324 одписно илиад ПП "Патент", г. Ужгород, ул. Проектная Фф) фО 8 Тираж ВНИИПИ Государствпо делам изобр 3035, Москва, Жорректор Л.Пилипенк