Устройство для формирования тестовых воздействий

Номер патента: 1168953

Авторы: Богданов, Лупиков, Спиваков

ZIP архив

Текст

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 16895 51)4 б 06 Р 11 24 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(54) (57) 1. УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ТЕСТОВЫХ ВОЗДЕЙСТВИЙ, содержащее регистр, регистр сдвига, выходы которого являются информационными выходами устройства, узел свертки по модулю два, входы которого соединены с группой выходов регистра сдвига, триггер, информационный вход которого соединен с выходом узла свертки по модулю два, и блок синхронизации, первый выход которого является выходом готовности устройства, а вход начальной установки соединен с входами- начальной установки регистра, регистра сдвига, триггера и с входом начальной установки устройства, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены блок приоритетов, блок задания режима, элемент ИЛИ-НЕ, мультиплексор, (л - 1) сумматоров по модулю два (где ив число информационных выходов устройства), п элементов И и элемент НЕ, причем разрядные выходы регистра соединены с соответствующими информационными входами блока приоритетов и первыми входами соответствующих сумматоров по модулю два, первый выход блока приоритетов соединен с первым входом первого элемента И и с вторыми входами сумматоров по модулю два с первого по (л - 1) -й, выходы с второго по и-й блока приоритетов соединены соответственно с первыми входами с второго по и-й элементов И и с третьими входами сумматоров по модулю два с первого по (и - 1) -й, выходы которых соединены с соответствующими информационными входами регистра, выходы блока задания режима соединены с управляющими входами блока приоритетов и входами элемента ИЛИ-НЕ, выход которого соединен с управляющим входом мультиплексора, первый и второй информационные входы мультиплексора соединены соответственно с выходом свертки по модулю два и выходом триггера, вход синхронизации которого соединен с выходом п-го элемента И, выход мультиплексора соединен с информационным входом регистра сдвига, входы синхронизации которого с первого по п-й соединены с выхо- Я дами соответствующих п элементов И, второй выход блока синхронизации соединен с вторыми входами п элементов И и входом элемента НЕ, выход которого соединен с входом , синхронизации регистра.2. Устройство по и. 1, отличающееся тем, ф что блок приоритетов содержит (л - 1) элементов И-НЕ и (а - 1) элементов И, причем выход каждого с-го элемента И-НЕ (с=1, 2,л - 1) соединен с (и - с) -ми входами элементов И с первого по с-й, каждый 1-й инфор- Ф мационный вход блока (1=1, 2, , л - 2) (ф соединен с первым входом 1-го элемента И-НЕ и с (и - 1) -м входом (1+1) -го элемента И, выходы элементов И с первого по (л - 1) -й являются выходами блока с первого по М (и - 1) -й, (и - 1) -й информационный вход блока соединен с первым входом (и - 1)-го элемента И-НЕ и с и-м выходом блока, управляющие входы которого соединены с вторыми входами элементов И-НЕ.50 55 Изобретение относится к вычислительной технике и может быть использовано для формирования тестовых воздействий при контроле функционирования и диагностирования неисправностей цифровых узлов автоматики и вычислительной техники,Цель изобретения -- повышение быстродействия устройства.На фиг, 1 приведена структурная схема устройства для формирования тестовых воздействий и пример реализации блока приоритетов; на фиг. 2 - пример технической реализации блока задания режима; на фиг. 3 - пример технической реализации блока синхронизации.Устройство для формирования тестовых воздействий (фиг. 1) содержит (и - 1) сумматоров 1-1, 1-2 - 1-(и - 1) (п - число информационных выходов устройства) по модулю два, регистр 2, блок 3 приоритетов, элемент НЕ 4, элемент ИЛИ-НЕ 5, п элементов И 6-1, 6-2 -- б-п, регистр 7 сдвига, блок 8 задания режима, узел 9 свертки по модулю два, триггер 10, мультиплексор 11, блок 12 синхронизации, вход 13 начальной установки устройства. Блок 3 приоритетов содержит (п 1) элементов И-НЕ 14-1, 4-2 - 14-(ив 1) и (ив 1) элементов И 15-1, 15-2 - 15-(ив 1).Блок 8 задания режима (фиг. 2) содержит п переключателей 16-1, 16-2 - 16-и и преобразователь 17 кодов. Первые и вторые входы переключателей 16-1, 16-2 - 16-и соединены соответственно с шинами логического О и логической 1, а выходы соединены с входами преобразователя 17 кодов, выходы которого являются выходами блока.Преобразователь 17 кодов (фиг. 2) блока 8 задания режима содержит (и -2) элементов ИЛ И 18-1, 18-2 - 18- (и - 2) и (п - 1) элементов И 19-1, 19-2 - 19-(и - 1).Блок 12 синхронизации (фиг. 3) содержит генератор 20 импульсов, первый триггер 21, элемент И 22, вычитающий счетчик 23, второй триггер 24, вход 25 запуска, группу информационных входов 26. Выход генератора 20 импульсов подключен к входу синхронизации триггера 21 и первому входу элемента И 22. Вход установки в единичное состояние триггера 24 соединен с входом 25 запуска, а прямой выход - с информационным входом и входом установки в нулевое состояние триггера 21. Инверсный выход триггера 24 является первым выходом блока 12. Выход элемента И 22 соединен со счетным входом вычитающего счетчика 23 и является вторым выходом блока 12. Информационные входы вычитаюшего счетчика 23 соединены с группой информационных входов 26, а выход заема - с первым входом установки в нулевое состояние триггера 24. Вход начальной установки блока 12 подключен к второму входу установки в нулевое 1 О 15 20 25 50 35 40 состояние триггера 24 и входу записи вычитаюшего счетчика 23.Устройство работает следующим образом.Перед началом работы оно приводится в исходное состояние. Для этого на вход 13 начальной установки устройства подается сигнал логического О, который записывает код 111 в регистр 2, устанавливает в исходную кодовую комбинацию (например, 111) регистр 7 сдвига, обнуляет триггер 10 и приводит в исходное состояние блок 12 синхронизации. В блоке 12 синхронизации по сигналу начальной установки в вычитаюший счетчик 23 с информационных входов 26 записывается двоичный код М числа тестовых воздействий, которые должны быть сформированы устройством. Помимо этого по сигналу начальной установки в блоке 12 синхронизации обнуляется триггер 24, сигнал логического О с прямого выхода которого, поступая на вход установки в нулевое состояние триггера 21, удерживает его в нулевом состоянии. Сигнал логического О с выхода триггера 21 запрещает прохождение импульсов с генератора 20 импульсов через элемент И 22 на второй выход блока 12 синхронизации, Сигнал логической 1 на инверсном выходе триггера 24 свидетельствует о готовности устройства к работе. В блоке 8 задания режима перед началом работы устройства осуществляется установка переключателей 16-1, 16-2 - 16-п в соответст вии с типом входов контролируемого цифрового узла, Каждый из переключателей 16-й (1=1, 2, ., п) включается, если соответствующий входной сигнал контролируемого узла относится к группе зависимых входов по которым недопустимо одновременное изменение тестовых воздействий (на фиг. 2 переключатели 16-1, 16-2 - 16-п показаны в выключенном состоянии). В противном случае переключатель 1 б-М остается в выключенном состоянии. Во включенном состоянии переключателя 16-Й на соответствующий вход преобразователя 17 кодов поступает сигнал логической 1, а в выключенном состоянии переключателя - сигнал логического О. Преобразователь 17 кодов формирует сигналы управления блоком 3 приоритетов в зависимости от заданного типа входов контролируемого узла и представляет из себя комбинационную логическую схему, реализуюшую следующую совокупность переключательных функций:Ь =арЛа,Ь 2= аз Л ( а / а 2),Ь - =алЛ (а/а//а, ),где аь аг, ,а - входные сигналы преобразователя 17 кодов;Ьь Ь Ь - выходные сигналы преобразователя 17 кодов.Пусть р-й, г-й, з-й входы контролируемого цифрового узла (п(г(я) являются зависимыми, а остальные входы независимыми. Тогда перед началом работы устройства в блоке 8 задания режима включаются переключатели 1 б-р, 16-г, 1 б-я, остальные переключатели остаются в выключенном состоянии. На (г - 1) -м и (я - 1) -м выходах преобразователя7 кодов устанавливаются сигналы логической 1, а на остальных выходах - сигналы логического 0. Эти сигналы поступают на входы у правления блока 3 приоритетов. Блок 3 приоритетов представляет из себя комбинационную логическую схему, закон функционирования которой описывается следующими переключательными функциями:ул - Хл - 1ул - 1=хл 2 Лхл - 1 ЛЬл - ),ц - р=х - зЛхп -Л 5 -Лх, - 2 ЛЬ, - 2; у=хХДх ЛБ, - ,Лх. иЛЬ Л,".,Л ЛхЛЬ;у 1=х. 73-Лх.-рЛЬ.-рЛ-,Л ЛхД 32 Лх ЛЗгде хь хх 1 - информационные входныесигналы блока 3 приоритетов;Ь Ьь".,Ь. - 1 - управляющие входныесигналы блока 3 приоритетов;уь уь"., Ул - выходные сигналы блока3 приоритетов.Закон функционирования блока 3 приоритетов определяется сигналами Ьь Ь, , Ьна входах управления. При Ь=Ь= =,=Ь, =блок 3 работает как обычный блок приоритетов, т. е. из входных информационных сигналов хь х, , хл 1, равных 1, выбирается один с наибольшим приоритетом, например х, и формируется выходной сигнал у+1=1, остальные выходные сигналы принимают значение логического 0. При х=х=, ,=х 1=0 формируется сигнал у 1=1. Если управляющий сигнал Ь=0 (1=1, 2 и - 1), то приоритет формирования выходного сигнала у приравнивается к приоритету сигнала у+ь т. е. при х =х=1 одновременно с сигналом у+1=1 формируется и сигнал у=1. При выбранном режиме формирования тестовых воздействий на входы управления блока 3 приоритетов от блока 8 задания режима поступают сигналы Ь, =Ь, =1, Ь=Ьг=, ,=Ь,ЬГ Ф - Ьх - 2 - Ьх= , =Ьл 1=0. Блок 3 приоритетов настраивается на режим, при котором образуются три группы выходных сигналов с равными внутри группы приоритетами: уь уъ , у , у,- первая группа; уу,+ь , у.- вторая группа; УУ,+1 У, - третья группа. В исходном состоянии все разряды регистра 2 установлены в единичное состояние. При этом на выходах с я-го по и-й блока 3 приоритетов формируются сигналы логической 1, а на остальных выходах - сигналы логического 0. Сигналы с выходов блока задания режима 8 поступают также на входы элемента 5 10 15 20 25 30 35 40 45 50 55 ИЛИ-НЕ 5, на выходе которого формируется сигнал логического 0. Этот сигнал подается на вход управления мультиплексора 11, который при этом подключает выход триггера 10 к информационному входу регистра 7 сдвига. Начало работы устройства задается путем подачи на вход 25 запуска импульса, который устанавливает в единичное состояние триггер 24 в блоке 12 синхронизации. С входа установки в нулевое состояние триггера 21 снимается сигнал логического 0, который ранее удерживал его в нулевом состоянии, и на информационный вход этого триггера подается сигнал логической 1. По переднему фронту тактового импульса генератора 20 триггер 21 переводится в еди ниц но е состояние. Си гнал логической 1 с выхода триггера 21 разрешает прохождение тактовых импульсов от генератора 20 через элемент И 22 на счетный вход вычитающего счетчика 23 и на входы элементов И 6-1, 6-2 - 6-и и элемента НЕ 4. Первый тактовый импульс проходит через элементы И б-я, 6-(я+1) - б-и, на входы которых поступают разрешающие сигналы логической 1 с я-го, (в+1)-го, , и-го выходов блока 3 приоритетов. Этот тактовый импульс подается на з-й, (я+1)-й, , и-й входы синхронизации регистра 7 сдвига и на вход синхронизации триггера 10. Регистр 7 сдвига с узлом 9 свертки по модулю два образуют генератор псевдослучайных кодов. Первый тактовый импульс по переднему фронту записывает в триггер 10 сигнал обратной связи с выхода узла 9 свертки по модулю два и производит сдвиг кода в разрядах с з-го по и-й регистра 7 сдвига. По заднему фронту тактового импульса уменьшается на единицу содержимое вычитаюгцего счетчика 23 в блоке 12 синхронизации и в регистр 2 записывается код, сформированный сумматорами 1-1, 1-2 - 1-(и - 1) по модулю два. В разряды с первого по (з - 2) -й регистра 2 записывается логическая 1. а в разряды с (в - 1) -го по (и - 1) -й - логический 0. После этого на выходах с г-го по (з - 1) -й блока 3 приоритетов формируются сигналы логической 1, а на ос. тальных выходах блока - сигналы логического 0. Выходные сигналы блока 3 приоритетов разрешают прохождение второго тактового импульса от блока 12 синхронизации через элементы И б-г, 6-(г+1) - 6- (я - 1) на соответствующие входы синхронизации регистра 7 сдвига. По переднему фронту второго тактового импульса осуществляется сдвиг кода в разрядах с г-го по (я - 1)- й регистра 7 сдвига. По заднему фронту этого тактового импульса вновь уменьшается на единицу содержимое вычитающего счетчика 23 в блоке 12 синхронизации и осуществляется записькода с выходов сумматоров 1-1, 1-2 - 1-(и - 1) по модулю два в регистр 2, В разряды с первого по (г - 2)-й регистра 2 записывается логическая 1, 1168953а в разряды с (г - 1)-го по (и - 1)-й логический О. На выходах с первого по (г - 1)-й блок 3 приоритетов устанавливаются сигналы логической 1, а на остальных выходах - сигналы логического О, При5 этом по переднему фронту третьего тактового импульса от блока 12 синхронизации в регистре 7 сдвига производится сдвиг кода в разрядах с первого по (г - 1) -й. По заднему фронту этого тактового импульса уменьшается на единицу содержимое вычитаю щего счетчика 23 в блоке 12 синхронизации, а во все разряды регистра 2 записывается логическая 1 с выходов сумматоров 1-1, 1-2 - 1-(а - 1) по модулю два, Таким образом за три такта работы (вместоп+1 тактов у из 15 вестного устройства) на информационные выходы устройства передается один псевдослучайный код, причем состояния наР-м, -м, -м информационных выходах устройства изменяются поочередно. Далее процесс передачи псевдослучайных кодов на информацион ные выходы устройства повторяется аналоги чным образом. Формирование тестовых воздействий продолжается до тех пор, пока в блоке 12 синхронизации не станет равным нулю содержимое вычитающего счетчика 23. При этом на его выходе заема формируется импульс, который обнуляет триггер 24, Сигнал логического О с выхода этого триггера устанавливает в нулевое состояние триггер 21 сигнал логического О с прямого выхода которого запрещает прохождение тактовых импульсов от генератора 20 импульсов через элемент И 22. Сигнал логической 1 с инверсного выхода триггера 24 свидетельствует о том, что устройство закончило формирование заданного числа М тестовых воздействий. При тестировании комбинационных цифровых узлов, все входы которых являются независимыми, в блоке 8 задания режима переключатели 6-1, 16-2 - 16-п выключаются. На всех выходах блока 8 задания режима устанавливаются сигналы логического О, При этом на выходе элемента ИЛИ-НЕ 5 формируется сигнал логической 1, который поступает на вход управления мультиплексора 11, Мультиплексор 11 подключает выход узла 9 свертки по модулю два к информационному входу регистра 7 сдвига, При работе устройства в этом режиме на всех выходах блока 3 приоритетов формируются сигналы логической 1. которые разрешают сдвиг кода одновременно во всех разрядах регистра 7 сдвига. Регистр 7 сдвига с узлом 9 свертки по модулю два функционирует в этом случае как обычный генератор псевдослучайных кодов.1168953 Гг еда ктор Р. Цициаказ 4615/43ВН орректор Л. Беск одписноеССР И по 4/5 ная, 4

Смотреть

Заявка

3736438, 29.04.1984

ПРЕДПРИЯТИЕ ПЯ А-3756

БОГДАНОВ ВЯЧЕСЛАВ ВСЕВОЛОДОВИЧ, ЛУПИКОВ ВИКТОР СЕМЕНОВИЧ, СПИВАКОВ СЕРГЕЙ СТЕПАНОВИЧ

МПК / Метки

МПК: G06F 11/26

Метки: воздействий, тестовых, формирования

Опубликовано: 23.07.1985

Код ссылки

<a href="https://patents.su/5-1168953-ustrojjstvo-dlya-formirovaniya-testovykh-vozdejjstvijj.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для формирования тестовых воздействий</a>

Похожие патенты