Устройство для стохастического контроля микропроцессорных цифровых блоков

(57) Изобретен вой вычислител использоваться сится к цифро хнике и момет е отн ной т В,Ф.Гардаре атизированав аащих блоковные БИСие функойства ЦВИ, с Цель ционалого контрол изобретеных воэ- контро- авленны- наэначемикропроцессо ния - расшире можностей уст ля цифровых б ми сигналами ство СССР/08, 1986,иде тел 06 Р 1 за счет двунапр ольным ков с произ етел 06 Р ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗО Н АВТОРСКОМУ СВИ(54) УСТРО 11 СТВО ДЛЯ СТОХАСТИЧЕСКОГОКОНТРОЛЯ МКРО 1 РОЦЕССОРНЫХ ЦИФРОВЫХБЛОКОВ-Й сщ апис Гинтер заи 5439/50Государственно11303 ирак 668 комитета и Москва, ЖПодписное зобретениям и открытия Раушская наб., д. 4/515063нием входных сигналов, Устройство содержит 1 блоков 1 формирования воздействий и приема резупьтатон, входной регистр 2, формирователь 3 сендсспучайной последовательности, 1 блоков 4 определения входон-выходов, дешфратор 5, регистр 6 задания режима работы, дна элемента 7,8 задержки, блок 9 индикации, блок 10 задания исходных данных, Устройство состоит 450из цропцьх О структуре блокон,совмещающих многократн) ю подачу тестовых программ с псевдослучайными 5данными ц Обрабоз ку реакций на любомвходе Объекта контроля. Положительный эффект достигается эа счет Введения операционных блоков, регистразадания режима работы, блоков опреде. -ления нходон-ныходов и элементов задержки. 1 э.п. ф-лы, 9 ил.с 30 Изобретение Относится к цнфронопвычислительной технике и может использоваться для автоматизированногоконтроля блоков ЦВМ, содержащих микропроцессорные БИС,/Целью изобретеци нв.пяетея раггренне функциональных воэможностей ус"ройстна эа счет контроля цифроньгхблоков с двунаправленными сигналамии произвольным назначением входныхсигналов.На фиг. 1 представлена структурнаясхема устройства; на фиг. 2 - схемаоперационного блока; на фиг. 3схема входного регистра; на фиг. 4схема формирователя псевдослучайнойпоследовательности; нфиг. 5 - схема определения нходон-выходн; нафиг, 6 - 9 - временные диаграммы работы устройства.35Устройство содержит 1 блоков 1формирования воздействий и приема результатов, входной регистр 2, форгирователь 3 псенослучайной последовательности, 1 блоков 4 Определениявходов-выходов, дешифратор 5, регистр,6 задания режима работы, Дна элемента 7 и 8 задержки блок 9 индикации,блок 10 задания исходных данных иподключено к контролируемому блоку 11.Операционный блок (фиг. 2) содер-.жит сумматоры 12-14 по модулю дна,элементы И-НЕ 15 и 16, повторители17 - 19 с тремя состояниями, элементНЕ 20, регистр 21 сдвига.Входной регистр (фиг. 3) содержит501 триггеров 22. Формирователь 3 псевдослучайнойпоследовательности (фиг. 4) содержитсумматоры 23 и 24 по модулю дна и ре-,р 25 сдБлок 4 определения Входон-выходов(фиг.5) содержит повторитель 26 сгремя состояниями, сумматор 27 по модупю дна, элемент НЕ 28, триггер 29 ц резистор 30,Каждый 1-й блок 1 используется н ,рех режимах: в качествеенератора естоныхОЗДЕйетВ И, ЕСЛИ 1-й ВЫНОд ОбЪЕКта11 контроля является Входом 1в качестве формирователя сигнатуры, есц г-й вывод объекта ,1 контроля является выходом;одновременно и как генератор в-поледовательности и как формировательсигнатуры, если г-й вывод объекта 11контроля является лигией двунаправ нцонпны данных,Причем в те такты процесса контопя, когда шина данных включена врежим риема информации, блок 1 исольэуется как формирователь сигнатуры.Входной регистр 2 служит для записи новой тестовой команды, котораянходпт в состав тестовой программы.Формирователь 3 используется только как генератор и-последовательности для обеспечения функционированияблоков 1 в качестве генераторов ш-последовательности,Каждый г-й блок 4 определения входон-выходон используется для определения направления передачи информациина двунаправленной шине данных объекта 11 контроля.Дешифратор 5 используется для органиэации доступа к любому д-му блоку 1.Регистр 6 используется для установки каждого 1-го блока в требуемыйрежим работы,Устройство работает следующим образом,При включении питания состояниетриггеров и регистров сдвига можетбыть произвольным,450616 находится значение логического нуля, которое подается на управляющий вход повторителя 19 с тремя остояниями. Этим обеспечивается связь старшего разряда регистра 21 сдвига с е о входом последонательного занесения при сдвиге вправо. Устройстноотово к начальной загрузке операционных блоков 1.Далее начинается процесс начальной загрузки блоков 1 (фиг, 7) . ИнФормация с группы адресных выходов блока 10 поступает на группу входов дешифратора 5 блока. При появлении на выходе строба адреса блока 10 импульса с низким активным уровнем, который поступает на вход дешифратора 5, на 1-м выходе дешифратора 5, который соответствует коду адреса 1-го блока 1, появляется импульс с низким активным уровнем, Одновременно устанавливается информация на информационном выходе блока 10, которая может принимать значение логического нуля или логической единицы. По перепаду импульса с низким активным уровнем с 1-го выхода дешифратора 5 иэ состояния логического нуля в состояние логической единицы происходит запись информации с информационного выхода блока 10 н -й триггер 22 входного регистра 2.После загрузки 1 триггеров 22 входного регистра 2 информация с каждого 1-го выхода входного регистра 2 появляется на первом входе каждого -го блока 1 и подается на вход повторителя 18 с тремя состояниями. Затем на втором выходе строба записи блока 10 появляется импульс с высоким активным уровнем, при подаче которого на вход блока 1, н;: управляющем входе повторителя 19 с тремя состояниями устанавливается значение логической единицы, которое переводит повторитель 19 с тремя состояниями в третье состояние, чем обеспечивается обрыв связи между старшим разрядом регистра 2 1 сдвига и его входом последовательного занесения при сдвиге вправо.Далее устанавливается на выходе элемента И-НЕ 15 значение логического нуля, так как на первом входе элемента И-НЕ 15 находится значение логической единицы. Значение логического нуля с выхода элемента И-НЕ 15 подается на управляющий вход повторителя 18 с тремя состояниями, что приво 5 1506По сигналу Начальная установка с выхода блока 10, который представляет собой импульс с низким активным уровнем и поступает на соответствующие входы входного регистра 2, каждого блока 1, каждого блока 4 определения входа-выхода, формирователя 3, происходит сброс триггеров 22 входного регистра 2, регистра 21 сдвига каждого блока 1, триггера 29 каждого блока 4 определения входа-выхода, регистра 25 сдвига формирователч 3.На Фиг. 6 представлена последовательность информационных и стробирую 15 щих сигналов в режиме установки нида обратной связи для начальной загрузки блоков 1. Информация с группы адресных выходов блока 10 поступает на первую группу входов дешифратора 5.При появлении на выходе строба адреса блока 10 импульса с низким активным уровнем, который поступает на вход дешифратора 5, на 1-и выходе дешифратора 5, который соответствует коду адреса 1-го блока 1, появляется импульс с низким активным уровнем.Одновременно с передачей информации по группе адресных выходов блока 10 устанавливается информация на информационном выходе блока 10. По перепаду импульса с низким активным уровнем с 1-го выхода дешифратора 5 из состояния логического нуля в состояние логической единицы происходит запись информации в д-й триггер 22 входного регистра 2.После загрузки 1 триггеров 22входного регистра 2 на первом выходе строба записи блока 1 О появляется импульс с высоким активным уровнем, который поступает на второй вход регистра 6 и производит запись информации с выходов триггеров 22 входного регистра 2 в регистр 6, Для начальной загрузки каждого блока 1 в 45 регистр 6 заносится значение логической единицы. При подаче значения логической единицы с 1-го выхода регистра 6 на вход 1-го блока 1 повторитель 17 с тремя состояниями устанавливается в третье состояние. При наличии логического нуля на втором входе строба записи блока 1 на выходе элемента И-НЕ 15 находится значение логической единицы, которое подается на вход повторителя 18 с тремя состояниями и устанавливает его н третье состояние. На выходе элемента И-НЕдит к передаче информации с первого входа повторителя 18 с тремя состояниями на вход ггоследовяз ельного занесения ири сдвиге вправо регистра 21 сдвига. Затем ня выхоле синхронизации5 появляется импульс с высоким активным уровнем, который подается ня вход синхронизации регистра 21 сдвига блока 1. В результате этого производится запись инФормации в первый разряд кыждаго регистра 21 сдвига каждого блока 1, Г 1 ри чаявлении перепада из ссстояния логической единицы в состояние логического нуля ня втором выходе строба записи блока 10 повторитель 18 с тремя состояниями вновь устанавливается в третье состояние и происходит восстановление связи между выходом старшего разряда регистра 21 сдвига и ега входом последовательного занесения при сдвиге вправо через повторитель 19 с тремя состояниями, Аналогичным образом производится запись информации в К разряды регистра 21 сдвига каждого блока 1, где Кг,акс , где (1 гмокс - максимальная длина тестовой команды).Одновре,еннэ с начальной загрузкой регистров 21 сдвига блакаи 1 ироЗО изводится загрузка регистра 25 сдвига формирователя 3, Эргодические свойства формирователя 3 обеспечиваются соединением входа сумматора 23 по модулю два с шиной "сопяТ 1", которая представляет собой вывод резис- З 5 тора, другой вывод которого соединен с положительным полюсом источника питания. Таким образом гарантируется ненулевое состояние регистра 25 сдвига уже после первого тактового им пульса, которыгг подается с выхода синхронизации блока 10.В зависимости ат функционального назначения выводов контролируемого блока д-й блок 1 устанавливается в следующий режим работы (фиг. 6):если 1.-й вывод контролируемого блока является одним иэ входов командной шины, в 1-й разряд регистра 6 заносится значение логической единицы; 50если д-й вывод контролируемогэ блока является одним из входов-выходов двунаправленной шины данных, в д-й разряд регистра 6 заносится значение логического нуля, которое подается 55 на вход блока 1, соединенного с 1-м входом элемента И-НЕ 15. В результате этого на выходе элемента И-НЕ 15 появляется значение логической единицы, которое иоляется ня управляющий вход повторителя 18 с тремя состояниями и устанавливает его в третье состояние, Значение гагического нуля также подается ня первый вход элемента И-НЕ 16, на выходе которого появляется значение логической единицы, которое подается на управляющий вход повторителя 19 с тремя состояниями, устанавливая ега в третье состояние. Кроме тога, значение логического нуля подается на упрявгяющий вход павторигеля 27 с тремя состояниями. В результате этого информация с определенных выходов регистра 21 сдвига падается ня входы с ммагоря 1 чдулю два, с выхода котораг о падается чересумматор 13 гго модулю два, и через повторитель 17 с тремя состояниями ня вход иоследавате;гьнага а- несении ири сдвиге вправо регистры 21 сдвига. Этим обеспечивается установление 1-го блока 1 в режим генератора ш-последовательнасти - формирователя сигнатуры.После устанав.гения режимы работы б окав 1 (адаптация устройства) начиияг тся процесс иадячи тес говых команд на контролируемый блок (фиг. 8). Информыция с группы адресных выходов блока 10 поступает на первую гр,ипу входов дешифратора 5. При появлении на выходе страба адреса блока 10 импульса с низким активным уровнем, который поступает на вход дешифратара 5, на Э-м выходе дешифраторя 5 (3=1,К), который соответствует коду адреса 3-го блока 1, появляется импульс с низким активным уровнем, Одновременно устанавливается информация на информационном выходе блока 10, которая может принимать значение логического нуля или логической единицы. По перепаду импульса с низким активным уровнем с 1-го выхода дешифратара 5 ьз состояния логического нуля в состояние логической единицы происходит запись информации в г-й триггер 22 входного регистра 2, 11 осле загрузки каждого иэ Ктриггеров 22 входного регистра 2 информация с каждого 3-го выхода входного регистра 2 появляется на входе каждого 1-го блока 1 и подается на вход повторителя 18 с тремя с достояниями,Затем на выходе синхронизации бло ка 1 О появляется последовательность из К (К - разрядность регистра 21 сдвига) импульсов, которая подается на вход сдвига блока 1, соединенного с входом синхронизации регистра 21 сдвига. Так как время формирования одного бита на информационном выходе блока 10 больше времени генерации последовательности из К импульсов, которые подаются с выхода синхронизации блока 1 О на входы синхронизации регистров 21 сдвига каждого из 1 блоков 1, то до появления следующего бита на информационном выходе блока 1 О тестовая программа, находящаяся в регистрах 21 сдвига каждого иэ К блоков 1, подается на блок 11 через блоки 4 определения входов- выходов и возвращается в исходное состояние в регистрах 21 сдвига каждого из К блоков 1, При этом на двунаправленную шину данных с каждого иэ п блоков 1 через п блоков 4 определения входов-выходов подается псевдослучайная ш-последовательность. В течение времени формирования Кбит на информационном выходе блока 1 О происходит многократная (Краэ) подача одних и тех же тестовых команд (мультипликация) с различными (псевдослучайными) наборами данных на блок 11 через 1 блоков 4 определения входов-выходов. Ненулевое состояние каждого из и блоков 1 обеспечивается начальной загрузкой от формирователя 3. После установления на информационном выходе блока 10 К-го логического значения разряда команды на втором выходе строба записи блока 10 появляется импульс с высоким активным уровнем, который устанавливает повторитель 19 с тремя состояниями в третье состояние, а на управляющем входе повторителя 18 с тремя состояниями устанавливает значение логического нуля в каждом из К блоков 1.При появлении на выходе синхронизации блока 10 импульса с высоким активным уровнем происходит запись новой, сформированной во входном регистре 2, тестовой команды в каждый из блоков 1. При перепаде импульса на втором выходе строба записи блока 10 из состояния логической единицы в состояние логического нуля повторитель 18 с тремя состояниями устанавливается в третье состояние и восстанавливается связь между старшим разрядомрегистра 21 сдвига и его входом последовательного занесения при сдвигевправо через повторитель 19 с тремясостояниями каждого из К блоков 1.Завершение записи новой тестовой команды в каждый иэ К блоков 1, процессформирования следующих тестовых команд и подача тестовых программ наблок 11 продолжаются в течение заданного времени,Передача информации с выходов 1блоков 1 на блок 11 через 1 блоков 4определения входов-выходов происходитследующим образом.После сигнала с низким активнымуровнем, который поступает с выхода 20начальнои установки блока 1 О на входначальной установки каждого 1-го блока 4 определения входов-выходов и подается на вход установки в ноль триггера 29, на выходе триггера 29 каждоФо 1-го блока 4 определения входоввыходов находится состояние логического нуля, которое подается на управляющий вход повторителя 26 с тремясостояниями. Информация с выхода каж дого 1-го блока 1 подается на информационный вход 1-го блока 4 определения входов-выходов через повторитель26 с тремя состояниями и через резистора 30, второй вывод которого соеди нен с выходом блока 4 определениявходов-выходов, подается на 1-й входблока 11. Эта информация поступаетв блок 11 при появлении на входе синхронизации блока 11 импульса с эле С мента 8 задержки синхроимпульсов.Время эадержки элемента 8 задержкисинхроимпульсов определяется временемпрохождения информации с выхода -гоблока 1 на 1-й вход блока 11 (фиг.9).45 При этом на выходе триггера 29 каждого 1-го блока 4 определения входоввыходов остается значение логического нуля, так как на входы сумматора27 по модулю два поступают одинаковые 50 логические значения. В результате навыходе сумматора 2 7 по модулю два находится значение логического нуля,которое через элемент НЕ 28 подаетсяна вход установки в единицу триггера 55 29 в виде значения логической единицы.Затем на вход 1-го блока 4 определения входов-выходов, который соединен с входом синхронизации триггера12 ется на выход триггера 29, тем самым подтверждая ранее установленное значение логического нуля на выходе триггера 29Случай второй, Логическое значение бита и-го блока 1 не совпадает с логическим значением бита, который появляется на п-м выходе блока 11 при поступлении на вход синхронизации блока 11 импульса с выхода элемента 8 задержки синхроимпульсов, т.е, возникает конфликтная ситуация. В этом случае при достижении током, протекающим через резистор 30, величиныУпер1йор где У, - минимальная разность потенциалов между входами20 сумматора 27 по модулюдва, при котором его выходнаходится в состоянии логической единицы;К - величина резистора 30, ко 25 торая должна удовлетвоРить условию0 , и ,Кпор Н мысегде 1, - максимальная величина30 тока нагрузки в случаеотсутствия конфликтнойситуации,изменяется уровень на выходе сумматора 27 по модулю два из значениялогического нуля в значение логичес кой единицы. На входе установки в единицу триггера 29 возникает перепадлогического уровня из единицы в нольи триггер 29 устанавливается в единичное состояние, переводя тем самымповторитель 26 с тремя состояниями в третье состояние с высокоимпедансным выходом, Таким образом, конфликтная ситуация ликвидируется. В Результате этого логическое значение бита с и-го выхода блока 1 1 подается на вход п-го блока 1 через сумматор 12 по модулю два, сумматор 13 по модулю два, повторитель 17 с тремя состояниями, на управляющем входе которого находится состояние логического нуля, и записывается в регистр 21 сдвига каждого из п блоков 1 с появлением на выходе синхронизации блока 10 имепульса с высоким активным уровнем (фиг. 9) .После импульса, появляющегося на входе синхронизации блока 11 с выхода элемента 8 задержки синхроим 150645029, с выхода элемента 7 задержки синхроимпульсов подается импульс с высоким активным уровнем (фиг. 9), поперепаду которого из состояния логического нуля в состояние логическойединицы значение логического нуля синформационного входа триггера 29 передается на выход триггера 29, темсамым подтверждая ранее установленное значение логического нуля на выходе триггера 29При приеме информации из блока 11в и блоков 1 через и блоков 4 определения входов-выходов блок 4 определения входов-выходов работает следующим образом.Случай первый, Логическое значениебита на выходе п-го блока 1 совпадает с логическим значением бита с п-говыхода блока 11. Так как на управляющем входе повторителя с тремя состояниями находится значение логического"нуля, то логическое значение битас выхода и-го блока 1 подается навход и-го блока 4 определения входоввыходов через повторитель 26 с тремясостояниями и поступает на второйвход сумматора 27 по модулю два.С и-го выхода блока 11 на первый входсумматора 27 по модулю два поступаетит с таким же логическим значением,в результате чего на выходе сумматора 27 по модулю два находитсязначение логического нуля, котороечерез элемент НЕ 28 подается на входустановки в единицу триггера 29 ввиде значения логической единицы.Логическое значение бита с п-говыхода блока 11 подается на входи-гоблока 1 через сумматор 12 по модулюдва, сумматор 13 по модулю два и поевторитель 17 с тремя состояниями,на управляющем входе которого находится состояние логического нуля,и записывается в регистр 21 сдвигакаждого из и блоков 1 с появлениемна выходе синхронизации блока 10 импульса с высоком активным уровнем(фиг.9) . Затем на вход 1-го блока 4определения входов-выходов, которыйсоединен с входом синхронизации триггера 29, с выхода элемента 7 задержки синхроимпульсов подается импульсс высоким активным уровнем, по перепаду которого иэ состояния логического нуля в состояние логической единицы значение логического нуля с информационного входа триггера 29 переда45 Формула изобретения1. Устройство для стохастического контроля микропроцессорных цифровых блокон, содержащее блок задания исходных данных, дешифратор, входной пульсов на вход каждого 1-го блока 4 определения входов-выходов, который соединен с входом синхронизации триггера 29, с выхода элемента 7 задержки синхроимпульсов подается импульс с высоким активным уровнем, по перепаду которого иэ состояния логического нуля в состояние логической единицы значение логического нуля с инфор мационного входа триггера 29 передается на выход триггера 29, т.е. устанавливая его н ноль.Время задержки между импульсами с выхода элемента 8 задержки синхроимпульсов и импульсами с выхода элемента 7 задержки синхроимпульсов определяется быстродействием блока 11 и временем записи информации н регистр 21 сдвига каждого блока 1.20Импульсы с высоким активным уровнем с выхода синхронизации блока 1 О подаются одновременно на вход каждого 1-го блока 1 и на вход формирователя 3, с выхода которого псевдослу чайная ш-последовательность подается на вход каждого и-го блока 1, а записывается н каждый регистр 21 сдвига каждого и-го блока 1 через сумматор 12 по модулю два, сумматор 23 по модулю дна и повторитель 17 с тремя состояниями при появлении на выходе синхронизации блока 1 О импульса с высоким активным уровнем. Этим обеспечивается ненулевое состояние каждого из и блоков 1 в процессе работы устройства.Вычисленные сигнатуры индицируются блоком 9 индикации и сравниваются с сигнатурами, полученными н реэуль 40 тате проверки исправного цифрового блока или математического моделирования, Контролируемый цифровой блок считается исправным, если указанные ,сигнатуры совпадают.Блок 10 может быть реализован на основе любого устройства, работа которого обеспечивает требуемую последовательность информационных и стробирующих сигналов, например Электроникас устройством параллельного обмена И 2 15 КС-032. регистр, формирователь псевдослучайной последовательности, блок индикации и первый элемент задержки, причем группа информационных входовдешифратора соединена с группой адресных выходов блока задания исходных данных, строб адреса которогосоединен со стробырующим входом дешифратора, группа выходов которого соединена с группой синхрониэирующихвходов входного регистра, информационный вход которого соединен с информационным выходом блока задания исходных данных, выход начальной установки которого соединен с входаминачальной установки входного регистра и формирователя псевдослучайнойпоследовательности, вход синхронизации формирователя псевдослучайной последовательности соединен с входомпервого элемента задержки, выход которго является выходом синхронизации устройства для подключения к соотнетствующему входу контролируемогоблока, о т л и ч а ю щ е е с я тем,что, с целью расширения функциональных возможностей устройства за счетконтроля цифровых блоков с двунаправленными сигналами и произвольным назначением входных сигналов, в устройство введены регистр задания режимаработы, 1 блоков формирования воздействий и приема рсзультатон, 1 блоковопределения входов-выходов и второйэлемент задержки, причем д-й выходвходного регистра соединен с 1-м информационным входом регистра заданиярежима работы и с первым информационным входом, 1-го блока формированиявоздействий и приема результатов, где=1,21, вход задания режима работы 1-го блока формирования входныхвоздействий и приема результатов соединен с 1-м выходом регистра заданиярежима работы, вход записи которогоявляется первым выходом строба записиблока задания исходных данных, выходсинхронизации которого соединен свходами первого и второго элементовзадержки и с входом синхронизации 1блокон формирования воздействий иприема результатов, входы стробазаписи которых объединены и подключены к второму выходу строба записиблока задания исходных данных, выходначальной установки которого соединенс входами начальной установки 1 блоков формирования воздействий и прие15 15064 ма результатов и 1 блоков определения входов-выходов, входы псевдослучайной последовательности блоков формирования воздействий и приема результатов объединены и подключены5 к выходу формирователя псевдослучайной последовательности, входы синхронизации блоков определения входов- выходов объединены и подключены к вы О ходу второго элемента задержки, выход 1-го блока формирования воздействий и приема результатов соединен с информационным входом д-го блока определения входов-выходов, вход-выход которого соединен с вторым информационным входом д-го блока формирования воздействий и приема результатов и является -м входом-выходом группы информационных входов-выходов устройства для подключения к контролируемому блоку, группа информационных выходов 1-го блока формирования воздействий и приема результатов соединена с -й группой входов блока 25 индикации.2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что каждый блок формирования воздействий и приема результатов содержит регистр сдвига, три повторителя с тремя состояниями, три сумматора по модулю два, два элемента И-НЕ и элемент НЕ, причем выходы формирователей с тремя состояниями объединены и подключены к входу последовательного занесения регистра сдвига, и-й и ш й выходы группы выходов которого соединены соответственно с первым и вторым входами первого сумматора по модулю два, где шп,5016в (1,К), п=(1,К), К - разрядность регистра сдвига, К-й разрядный выход регистра сдвига соединен с информационным входом первого формирователя с тремя состояниями и является информационным выходом блока, разрядные выходы регистра сдвига образуют группу инФормационных выходов блока, выход первого сумматора по модулю два соединен с первым входом второго сумматора по модулю два, выход которого соединен с информационным входом второго формирователя с тремя состояниями, управляющий вход которого соединен с первыми входами элементов И-НЕ и является входом задания режима работы блока, информационный вход третьего формирователя с тремя состояниями является первым информационным входом блока, вход элемента НЕ объединен с вторым входом первого элемента И-НЕ и является вторым входом строба записи блока, выход элемента НЕ соединен с вторым входом второго элемента И-НЕ, выходы первого и второго элементов И-НЕ соединены с управляющими входами соответственно третьего и первого формирователей с тремя состояниями, тактовый вход и вход обн.ления регистра сдвига являются соответственно входом синхронизации и входом начальной установки блока, информационный вход и вход псевдослучайной последовательности которого соединены соответственно с первым и вторым входами третьего сумматора по модулю два, выход которого соединен с вторым входом второго сумматора по модулю два.