Устройство для вычитания

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 92 А Фщ С 06 Р 7/50 ОПИСАНИЕ ИЗОБРЕТЕНИЯГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К ДвторСнОмМ свиДк и-:льСтвЪ(56) 1. Авторское свидетельство СССР 9 756405, кл. С 06 Р 7/04, 1978.2. Титце У., Шенк К. Полупроводниковая схемотехника. М., "Мир 1983, с. 337, рис. 19, 35 (прототип)(54)(57) УСТРОЙСТВО ДЛЯ ВЫЧИТАНИЯ, содержащее Д -разрядный сумматор, где й - разрядность операндов, группу из П элементов РАВНОЗНАЧНОСТЬ и первый элемент ИЛИ, первый вход которого подключен к выходу переноса сумматора, а выход - к первым входам. элементов РАВНОЗНАЧНОСТЬ группы, вторые входы которых подключены к выходам разрядов сумматора соответственно, выходы элементов РАВНОЗНАЧНОСТЬ группы образуют выход устройства, о т л и ч а ю .щ е е с я тем, что, с целью расширения функциональных возможностей за счет реализации операций выдачи сигнала равенства операндов и передачи операндов на выход устройства, оно дополнительно содержит. компаратор, группу из И элементов И, группу из Й элементов ИЛИ-НЕ, три элемента ИЛИ-НЕ,эле мент И и второй элемент ИЛИ, причем первые входы элементов И группы подключены к соответствующим разрядам входной шины первого операнда устройства и к первой группе входов ком.паратора, вторые входы элементов Игруппы соединены с выходом первогоэлемента ИЛИ-НЕ, первые входы элементов ИЛИ-НЕ группы соединены с соответствующими разрядами входной шины второго операнда устройства и свторой группой входов компаратора,вторые входы элементов ИЛИ-НЕ группыподключены к выходу второго элемента ИЛИ выходы элементов И и ИЛИ-НЕ)групп соединены соответственно с первой и второй группами входов сумматора, выход компаратора соединен спервым входом элемента И и с выходомравенства устройства, второй входэлемента И подключен к шине заданиярежима работы устройства и к первымвходам второго и третьего элементов ИЛИ-НЕ, выход элемента И подключен к второму входу первого элемента ИЛИ, к.первому входу второго элемента ИЛИ и к первому входу первогоэлемента ИЛИ-НЕ, второй вход которогосоединен с выходом третьего элемента ИЛИ-НЕ, второй вход второго элемента ИЛИ-НЕ соединен с шиной выдачирезультата в обратном коде устройства, а выход подключен к третьему вхо"ду первого элемента ИЛИ, к второмувходу второго элемента ИЛИ и к второму входу третьего элемента ИЛИ-НЕ,выход переноса сумматора соединен свходом переноса сумматора и с выходомзнака разности устройства, 1133592Изобретение относится к вычислительной технике и предназначено длявычисления разности двух операндов впрямом коде, определения равенстваоперандов и передачи операндов навыход устройства.Известно устройство для вычитания,осодержащее сумматор, компаратор,узлы записи, шину первого операнда,шину второго операнда и выход устройства. Шина первого операнда подключена к первой группе входов компаратора и к входам первого .узла записи, а шина второго операнда - квторой. группе входов компаратора ивходам второго узла записи. Сигналыс выходов узлов записи поступают соответственно на первую и вторую груп-.пы входов сумматора. Вход переносамладшего разряда сумматора подключен к сигналу в виде логической"единицы". Управляющие входы узловзаписи подключены к соответствующимвыходам компаратора, Выходы сумматора образуют выход .устройства 1 .Недостатками устройства являютсясложность устройства, а также то,что оно не позволяетполучить отдельно сигнал равенства операндов.Наиболее близким к изобретению является устройство для вычитания,содержащее сумматор с параллельнымпереносом, элементы НЕ, элементы РАВНОЗНАЧНОСТЬ, элемент ИЛИ, шину первого операнда, шину второго операнда, выход знака разности и выходустройства, Шика первого операнданепосредственно подключена к первойгруппе входов сумматора с параллельным переносом, шина второго операнда - через элементы НЕ к второй группе входов сумматора, выход функциигенерации переноса которого подключен к первому входу элемента ИЛИ,второй вход которого подключен к выходу функции, распространения переноса сумматора. Выход элемента ИЛИподключен к входу переноса младшегоразряда сумматора с параллельным переносом й к первой группе входов элементов РАВНОЗНАЧНОСТЬ, выходы которыхобразуют выход устройства, вторыевходы группы элеменгов РАВНОЗНАЧНОСТЬк выходам сумматора с параллельнымпереносом. К выходу элемента ИЛИ 55подключен вход элемента НЕ, выход которого является выходом разности устройства 2. Недостатки известного устройства оно не позволяет получить сигнал равенства входных операндов и является относительно сложным.При решении, например, задач нормализации изображений на выходе устройства для вычитания требуется получать либо разность двух операндов, либо первый, либо второй операнды.В известных устройствах для вычитания такой режим работы непредусмотрен, Устройства не позволяют также получить сигнал равенства операндов. Всеэто снижает функциональные возможности устройств, увеличивает аппаратурные затраты и габариты устройствнормализации изображений.Целью изобретения является расширение функциональных возможностей за счет реализации операций выдачи сигнала равенства операндов и передачи операндов на выход устройства.Указанная цель достигается тем, что в устройство для вычитания, содержащее И -.разрядный сумматор, где и-разрядность операндов, группу из и элементов РАВНОЗНАЧНОСТЬ и первый элемент ИЛИ, первый вход которого подключен к выходу переноса сумматора, а выход - к первым входам элементов РАВНОЗНАЧНОСТЬ группы, вторые входы которых подключены к выходам разрядов сумматора соответственно, выходы элементов РАВНОЗНАЧНОСТЬ группы образуют выход устройства, введены компаратор, группа из 11 элементов И, группа из П элементов ИЛИ-НЕ, три элемента ИЛИ-НЕ, элемент И и второй элемент ИЛИ, причем первые входы элементов И группы подключены к соответствующим разрядам входной шины первого операнда устройства и к первой группе входов коьпаратора, вторые входы элементов И группы соединены с выходом первого элемента ИЛИ-НЕ, первые входы элементов ИЛИ-НЕ группы - с соответствующими разрядами входной шины второго операнда устройства и с второй группой входов компаратора, вторые входы элементов ИЛИ-НЕ группы подключены к выходу второго элемента ИЛИ, выходыэлементов И и ИЛИ-НЕ групп соединенысоответственно с первой и второйгруппами входов сумматора, выход компаратора - с первым входом элемента И и с выходом равенства устройства, второй вход элемента И подключен3 113359 к шине задания режима работы устройства и к первым входам второго итретьего элементов ИЛИ-НЕ, выходэлемента И - к второму входу первогоэлемента ИЛИ, к первому входу второго элемента ИЛИ и .к первому входупервого элемента ИЛИ-НЕ, второй входкоторого соединен с выходом третьегоэлемента ИЛИ-НЕ, второй вход второгоэлемента ИЛИ-НЕ в .с шиной выдачи результата в обратном коде устройства,а выход подключен к третьему входу 5 1 О первого элемента ИЛИ, к второму входу Ф второго элемента ИЛИ и к второму входу третьего элемента ИЛИ-НЕ, выход переноса сумматора соединен с входом переноса сумматора и с выходом знака разности устройства.На чертеже представлена функциональная схема устройства для вычитания.Устройство для вычитания содержит 11 -разрядный сумматор 1, компаратор 2, группу 3 из И элементов И, группу 20 4 из Н элементов ИЛИ-НЕ, входную ши ну 5 первого операнда устройства, входную шину 6 второго операнда устройства, шину 7 задания режима работы устройства, шину 8 выдачи результата в обратном коде устройства, эле- З 0 мент И 9, первый элемент ИЛИ 10, второй элемент ИЛИ 11, первый 12, второй 13 и третий 14 элементы ИЛИ-НЕ, группу 15 из 11 элементов РАВНОЗНАЧНОСТЬ, выход 16 устройства, выход 17 знака разности и выход 18 равенства35 устройства. Первые входы элементов И группы 3 подключены к соответствующим разрядам входной шины 5 первого операнда и к первой группе входов компаратора 2, Первые входы элементов ИЛИ-НЕ 40.группы 4 подключены к соответствующим матора 1. Выход компаратора 2 подключен к первому входу элемента И 9 и 50является выходом 18 равенства устройства. Второй вход элемента И 9, первые входы второго 13 и третьего 14элементов ИЛИ-НЕ подключены к шине7 задания режима работы устройства.Второй вход второго элемента ИЛИ-НЕ13 подключен к шине 8 выдачи результата в обратном коде устройства.Тре 55 разрядам входной шины 6 второго операнда и к второй группе входов компа ратора 2. Выходы элементов И и ИЛИ-НЕгрупп 3 и 4 подключены соответственнок первой и второй группам входов сум 2 4тий вход первого элемента ИЛИ 10, второй вход второго элемента ИЛИ 11 и второй вход третьего элемента ИЛИ-НЕ 14 подключены к выходу второго элемента ИЛИ-НЕ 13. Выход элемента И 9 подключен к второму входу первого элемента ИЛИ 10, к первому входу второго элемента ИЛИ 11 и к первому входу первого элемента ИЛИ-НЕ 12, второй вход которого подключен к выходу третьего элемента ИЛИ-НЕ 14; Выход второго элемента ИЛИ 11 и выход первого элемента ИЛИ-НЕ 12 подключены соответственно к вторым входам элементов И и элементов ИЛИ-НЕ групп 3 и 4. Сигнал с выхода переноса сумматора 1 поступает на вход переноса сумматора 1, на выход 17 знака разности и на первый вход первого элемента ИЛИ 10, выход которого подключен .к первым входам элементов РАВНОЗНАЧНОСТЬ группы 15, вторые входы которых подключены к выходам разрядов сумматора 1 соответственно. Выходы элементов РАВНОЗНАЧНОСТЬ группы 15 образуют выход 16 устройства.Устройство работает следующим об" разом.При наличии сигнала в виде логической "единицы" на шине 7 устройство работает в режиме определения раз. ности двух чисел в прямом коде. В этом режиме на выходах элементов БЛИНЕ 14 и 13 образуются сигналы в виде "логических" нулей, которые поступают, соответственно, на второй вход первого элемента ИЛИ-НЕ 12 и на вторые входы второго элемента ИЛИ 11, третьего элемента ИЛИ-НЕ 14 и третий вход первого элемента ИЛИ 10.Если уменьшаемое больше вычитаемого, то на выходе переноса сумматора 1 получается сигнал в виде логйческой "единицы", на выходе компаратора 2 - сигнал в виде логического "нуля". При этом на выходе второго элемента ИЛИ 11 и первого элемента ИЛИ-НЕ 12 образуются сигналы соответственно в виде логического "нуля" и логической "единицы", которые разрешают прохождение операндов с шины 5 и с шины 6 через группу 3 элементов И и через группу 4 элементов ИЛИ-НЕ соответственно на первую и вторую группы входов сумматора 1. Таким образом, на первую группу входов сумматора 1 поступает прямой код первого операнда, на вторую группу входов сумматора1 - инверсный код второго операнда,а на вход переноса сумматора 1 - сигнал в виде логической "единицы". Следовательно, на выходах сумматора 1получается разность операндов в прямом коде. Так как на первые входы.элементов РАВНОЗНАЧНОСТЬ группы 15 поступает сигнал в виде логической "единицы", то на выходе 16 устройства разность двух операндов получается в прямом коде, на выходе 17 знака разности .фиксируется знак разности в виде логической "единицы".Если уменьшаемое меньше вычитаемого, то на выходе переноса сумматора 15 1 получается сигнал в виде логического "нуля", Как и в предыдущем случае, элементы И и ИЛИ-НЕ групп 3 и 4 не блокированы, так как на выходе элемента И 9 образуется сигнал в ви де логического "нуля". В этом случае на выходах сумматора 1 образуется разность операндов в инверсном. коде. Так как на первые входы элементов РАВНОЗНАЧНОСТЬ группы 15 с выхода первого элемента ИЛИ 10 поступает сигнал в виде логического "нуля", то на выходе 16 устройства разность операндов получается в прямом коде. На выходе 17 фиксируется знак разности 30 в виде логического "нуля".Если уменьшаемое равно вычитаемому, то на выходе компаратора 2 и элемента И 9 получаются сигналы в виде логической "единицы", На выходе вто- З 5 рого элемента ИЛИ 11 и первого элемента ИЛИ-НЕ 12 образуются сигналы соответственно в виде логической "единицы и логического "нуля", которые блокируют прохождение операндов 4 р с выходных,шин 5 и 6. На первые и вторые группы входов сумматора 1 поступают нулевые коды. На выходе переноса сумматора 1 образуется сигнал в виде логического нуля а на. 45 выходе первого элемента ИЛИ 10 - в виде логической единицы так как на его второй вход поступает сигнал в виде логической "единицы" с выхода элемента И 9. следовательно, на вы О ходе 16 устройства получается нулевой код разности, а на выходе 18 фиксируется равенство операндов в виде логической "единицы".При наличии сигнала в виде логи,ческого "нуля" на шине 7 задания режима устройства работает в режиме передачи на выход 16 либо уменьшаемо. го, либо рычитаемого (в зависимости от сигнала на шине 8 выдачи результата в обратном коде). В этом режиме на выходе элемента И 9.получается сигнал в виде логического "нуля , который поступает на первые входы элемента ИЛИ 11 и элемента ИЛИ-НЕ 12, а также на второй вход первого элемента ИЛИ 10.Если на шине 8 присутствует сигнал в виде логического "нуля",то на вы-ходе второго элемента ИЛИ-НЕ 13 образуется сигнал в виде логической 1 11единицы, который проходит через элементы ИЛИ 11 и 10, через последовательно соединенные элементы ИЛИ-НЕ 14 и 12 соответственно на первые входы элементов ИЛИ-НЕ группы 4 и первые входы элементов И группы 3. Таким образом, на первую группу входов сумматора 1 поступает прямой код первого операнда, на вторую группу входов - нулевой код. Следовательно, на выходах сумматора 1 и на выходе 16 устройства получается прямой код числа с входной шины 5 первого операнда.Если на шине 8 присутсвует сигнал в виде логической "единицы , то на выходе второго элемента ИЛИ-НЕ 13 получается сигнал в виде логическо 1 1го нуля, который проходит через элемент ИЛИ 11, через последовательно соединенные элементы ИЛИ-НЕ 14 и 12 соответственно на первые входы элементов И и ИЛИ-НЕ групп 3 и 4, На выходе элемента ИЛИ .10 получается сигнал в виде логического "нуля", на выходах сумматора 1 в . инверсный, а на выходе 16 устройства - прямой код с входной шины 6 второго операнда.Использование предложенного изобретения позволяет получить на выходе устройства, либо разность операндов в прямом коде, либо первый, либо второй операнды, а также определять равенство операндов, что расширяет функциональные возможности устройства.Применение изобретения в устройстве нормализации изображения позволило уменьшить аппаратурные затраты на его реализацию и габариты./5 ал ППП "Патент", г.ужгород, ул .Проектная, 4Заказ 9948/40 ВНИИПИ по и 113035, ираж 710 П осударственного комитета ам изобретений и открытий сква, Ж, Раушская наб.