Импульсно-фазовое следящее устройство

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН ЯО 10419 3(5 П О 05 В ОСУДАРСТВЕННЫЙ НОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ БРЕТЕН ПИСАН Н АВТОРСКОМ ИДЕТЕЛЬСТВУ) 2580457/18-24.вторым входами реверсивного счетчи) 15 е 02.78 ка, формирователь следящих импульсо ) 15.09.83. Бюл. 9 34 вход которого подключен к первому (72) В.И. Химулин, Н.В. Иванов-Шид-: выходу синхронизатора, а первый выловский и Е.Ш. Басин ход - к второму входу первого блока (53) 62-50(088.8) выборки, о т л и ч а ю щ е е с я (56) 1. Патент США В 3713029, : . тем, что, с целью повышения точноскл, 328-63, 05.11.68. . ти устройства, оно содержит блок эа2, Поиск, обнаружение и измерениедержки и логический блок, первый и параметров сигналов в радионавига- :. второй входы которого соединены с ,ционнЪх системах. Под ред. Ю.М. Каза- соответствующими выходами реверсивринова, М., Сов. радио, 1975, . ного счетчика, третий вход через с. 263 (прототип).блок задержки и четвертый вход не- (54)(57) 1. ИМПУЛЬСНО-ФАЗОВОЕ СЛЕДЯ . посредственно - с вторым выходом щЕЕ УСТРОЙСТВО, содержащее усилитель;. синхронизатора, а первый и второй ограничитель, выход которого иепос- выходы - с соответствующими входам редственно и через инвертор соединен.: синхронизатора, второй выход форми соответственно с первыми входами , вателя следящих импульсов подключе первого и второго блоков выборки,вы- к второму входу Второго блока выбор ходы которых соединены с первым и ., ки.1041987 2. Устройство по п. 1, о т л ич а,ю щ е е с я тем, что в нем логический блок содержит элементы ИЛИ, преобразователь код - период импуль-. рон, преобразователь код - число импульсов и интеграторы, первый, второй и третий нходы первого интегратора соединены с соответствующими входами логического блока, а первый и второй выходы - с соответствующими входами преобразователя код-число им пульсов, третий вход которого под 1Изобретение относится к автоматике и,н частности, может быть использовано при обработке радиосигналов,,передаваемых станциями импульсно-фазовых радионавигационных систем. 5Известны импульсно-фаэовые следящие устройства 1).Наиболее близким к предлагаемомупо технической сущности являетсяустройство., содержащее усилитель-ограничитель, выход которого непосредственно и через инвертор соединенсоответственно с первыми входамипервого и второго блоков выборки,вы, ходы которых соединеныс первым ивторым входами реверсивного счетчика,формирователь следящих импульсов,вход которого подключен к первомувыходу синхронизатора, а перный выход - к второму входу первого блока,выборки 2 1, .20Недостаток устройства - малаяточность.Цель изобретенияповышение точности устройстна.Указанная цель достигается тем,что в известное устройство внеденыблок задержки и логический блок,первый и второй входы которого соединены с соответствующими выходами реверсивного счетчика, третий вход через блок задержки и четвертый входнепосредственно - с вторым выходомсинхронизатора, а первый и второйвыходы - с соответствующими входамисинхронизатора, второй выход форинрователя следящих импульсов подключен к второму входу второго блокавыборки,Причем логический блок содержит элементы ИЛИ, преобразователь код 40 период импульсов, преобразователь код-число импульсов и интеграторы, первый, Второй и третий входы первого интегратора соедйнены с соответствующими входами логического блока, 45 а первый и второй выходы - с соотключен к четвертому входу логического бЛока, первые входы первого и второго элементов ИЛИ непосредственнои вторые входы через последовательно соединенные преобразователь кодпериод импульсов и второй интегратор соединены соотнетстненно с первыми вторым выходами преобразователякод-число импульсов, а выходы первого и.нторого элементов ИЛИ подключены к соответствующим выходам логического блока. 2ветствующими входами преобраэонателл код-число импульсов третий вход которого подключен к четвертому входу логического блока, первые входы первого и второго элементов ИЛИ непосредственно и вторые входы - черезпоследовательно соединенные преобразователь, код-период импульсов и второй интегратор соединены соответственно с первым и вторым выходами преобразователя код-число импульсов,а выходы первого и второго элементов ИЛИ подключены к соответствующимныходам логического блока.На фиг.1 представлена функциональная схема предлагаемого устройства;на фиг.2 - один из ноэможных вариантов выполнения логического блока; на фиг.За - сигнал с выхода усилителя-ограничителя до и после инвертора; на фиг. Зб,г,е - положение следящих импульсов (стробов) при различной величине рассогласования; на фиг. Зв,д,ж - импульсы сбоя при различных положениях следящих импульсов.Устройство содержит усилитель- ограничитель 1, инвертор 2, первыйи нторой блоки выборки 3 и 4, реверсивный счетчик 5, формирователь бследящих импульсов, блок 7 задержки,логический блок 8, синхронизатор 9,первый интегратор 10, преобразователь 11 код-число импульсов, второйинтегратор 12, преобразователь 13.код-период импульсов; первый и второй элементы ИЛИ 14 и 15Устройство работает следующим образом. Сигнал с выхода усилителя-ограничителя 1 и следющие импульсы с формирователя б следящих импульсов поступают на блоки 3 и 4 выборки. Причем выборки от первой (верхней) полупачки стробов (фиг.З) поступаютна первый вход (счет ф+ф) реверсивного счетчика 5, а выборки от1041987 3 4второй (нижней) полупачки стробов. В известном устройстве эа этона его второй вход (счетв ). в . же время в среднем следящий стробСигнал ошибки при этом непроПОР- тоже флюктуирует около истинного энационален, как в известном устройстве, чения, но раэбросы мгновеннцх полоа равен величине временного рассог:- . жений стробов в каждый данный моментласования следящих стробов. На :-,. . 5 вРемени значительно больше, чем вфиг. Зб показано смещение следящих предлагаемом устройстве таст обов на 1 ир на дискрет влево. При этом синхронизатор 9 пройдет каждый от.импульсы (верхние) совладают с нулем дельный сбой, т.е. скорость отрасигнала и на выходе блока 3 выборки ботки в данном устройстве остаетсяимпульсов счета иет, а в нижней:по- (0 той же, что и в известном, но раэблупачке один импульс совпадает с : . Рос мгновенных отклонений следящихположительной полуволной сигнала.;, стробов значительно уменьшается, аНа выХоде блока 4 выборки появляется следовательно, повышается точность1 импульс сбоя (фиг. Зв) . Обратная. единичного измерения.каРтина, будет при смещении на 1 дис после команды сбоя в блоке 7 задержки Формируется импульс сброса,При смещении ца 3 дискрета влево. задержанный по времени относительнона выходе блока 4 выборки появляется импульсов считывания к йния, который послеуже 3 импульса сбоя (фиг, Зе и Зж) . прохождения сбоя обнуляет логическийЭти импульсы сбоя (т.е, информация блок 8 При реализации следящей сиса величине рассогласавания следящйх: 20 темы второго порядка логический блокимпульсов) далее усредняется ревЕр".". 8 может иметь, например, вид, изобрасивным счетчиком 5, объем которого женный на фиг.2.равен числу анализируемых эа один, В первом интеграторе 10 логичесцикл импульсов. Таким образом, если- кого блока за время анализа усреднявремя анализа выбрано равным 10 пе 25 ется инФормация о величине рассоглариодам следования сигнала, то за 1:. сования следящего строба ктро а, котораяцикл анализируется 8" 10=80 импуль 6 рв через преобразователь 11 код-числои объем реверсивного счетчика 5 вы,".", импульсов в момент поступления имбирается равным 80. Тогда при велкж- пульса считывания поступает на вто-,не рассогласования, равной 1 дискре Рой интегРатор (скорости) 12 и нату, за время анализа реверсивный ,-. пеРвый и второй элементы ИЛИ 14, 15,счетчик 5 переполняется 1 раэ и на, Число импУльсов на выходе преобраэоего выходе появляется 1 импульс, Цри вателя 11 код-число импульсов равновеличине рассогласования, равной .", числуг записанному в.первом интегтрйм дискретам, на выходе реверсив-., З 5 Раторе 10, т.е. равно величине вреного счетчика за время анализа прой.;- менного Рассогласования следящих имдет 3 импульса и т.д, Этиимпульсц:. пУльсов относительно перехода фазы поступают далее на логический блок::; сигнала чеРез 0. После поступлекоторый в момент поступления им-, ния этих импульсов через элементы пульса считыванйя Формирует такое ,: ИЛИ 14 или 15 на синхро .940количество импульсов сбоя, которое ;., стРоб слежения перемещается непоск этому времени накопилось в ега сне- Редственно на эту величину. ме памяти, т.е. количество дискре-:, После ПРохождения сбоя первый ин- тов сбоя равно измеренной величине.: тегратор 10 сбрасывается в начальное рассогласования, Импульсы сбоя пас: состояние импульсом сброса, Число тупают в синхронизатор 9, где по : . 45 во втором интеграторе 12.(а бледо- команде добавляется или вычитается .- вательно, и число дополнительных имсоответствующее количество импульсов пУльсов сбоя) растет до тех пор,пока в пеРиоде следования, и происходит,",. не сравняется количество сбоев вде второго временной сдвиг выходных импульсов;:,+ и в - на входе вт синхронизатора 9 и следящих импуль;-",-.: 50 интегратора 12. Это саответств совответствуетнулевой ошибке по скорости. Чем боль.Таким образом, если эа время ана:-. ше скорость, тем большее число запилиэа реверсивный счетчик 5 перепал; в :, . ано во втором интеграторе 12 и тем няется 5 раз в ф+ и 5 раз в фф-.-,1: чаще (с тем меньшим периодом) постуто при поступлении импульсов считы в .;,55 пают дополнительные импульсы сбоя .вайия на логический блок 8 сбоя не,ф. с преобразователя 13 код-период имбудет, так как в схеме памяти (лог,;. ;Пульсов. Так,при скорости 0,1 мкс/с ческого блока 8) к этому времени : и дискретов сбоя 0,1 мкс импульсы будет записан +5-50 дискретов.й -: с выхода преобразователя 13 код"пе:риод импульсов следует с периодомЕсли за время анализа Реверсивныйсчетчик 5 переполняется б раэ в 46." Раз "щеи 4 аэа вр эа в- , то при поступлений. Такое выполнение устройства позимпульсов считывания вырабатывается валяет повысить точность за счет команда сбоя на +2 дискрета. ."65 добавочного интегрирования, но приэтом результат интегрирования несетинформацию об абсолютной величиненеобходимой поправки, т.е. необходимой величине сбоя (а не является импульсом переполнения), что позволяетввести эту поправку в один прием,не уменьшая быстродействия устройства.(Для этого)между реверсивным счетчиком следящей системы и синхронизатором включен дополнительно логический блок, в котором за время анализа накапливается информация.о величине рассогласования и при поступ ленин импульса считывания из синхро",низатора формируется количество .сбоев, равное величине рассогласования.1041987 Составитель Г. Нефедовааковская Техред В.далекорей, Корректор В. Гирня едакт украв 874 Подписное НИИПИ Государственного комитета СССР по делам. изобретений и открытий 5, Москва,. 3-35, Раушская наб., д. 4/5