Параллельный аналого-цифровой преобразователь

Изобретение относится к вычисли.тельной технике.Известен .параллельный аналого-цифровой преобразователь (АЦП) содержащий разностные компараторы, представляющие собой сдвоенный обычный компаратор Г 13Объем оборудования в известномАЦП сокращен за счет того, что выходные цепи являются общими для каждой пары компараторов, т.е. сокращено число логических элементов кодирующей схемы.Наиболее близким к предлагаемомупо технической сущности является параллельный АЦП содержащий группы 15компараторов, элементы памяти, источник тока смещения, выход которогоподключен к первому выводу реэистив-.ного делителя, а первая группа компараторов содержит 2 -1 компараторов, 20Кгде К - число разрядов, кодируемоекомпараторами первой группы, первыевходы которых соединены с шиной преобразуемого сигнала, .выходы соединеныпопарно, кроме первого,первые входы 25компараторов второй группы соединеныс шиной стробирующего сигнала, вторыевходы - с шинами опорных напряжений,а,соединенные попарно выходы подключены к управляющим входам .элементовпамяти второй группы, тактовые входы З 0элементов памяти соединены вместе Г 33Недостаток этого АЦП состоит в невысоком разрешении, т.е. невысокаего статическая точность. При числедвоичных разрядов выше 7-8 объемоборудования значительно возрастает, .что затрудняет -дальнейшее увеличениечисла разрядов, т.е. увеличение разрешения, при реализациИ преобразователя на современной. элементной базе. 40Цель изобретения - повышение точности,Поставленная цель достигается тем,что в,параллельный АЦП,содержащийгруппы компараторов, элементы памяти,4источник тока смещения, выход когорого подключен к первому вводу резистивного делителя, а первая группакомпара.оров содержит 2 -1 компараторов, где к - число разрядов, кодируе мое компараторами первой группы,первые входы которых соединены с шиной преобразуемого сигнала, выходысоединены попарно, кроме первого,первые входы компараторов второй группы соединены с шиной стробирующегосигнала, вторые входы - с шинамиопорных напряжений, а соединенные попарно выходы подключены к управляющим входам элементов памяти второйгруппы, тактовые входы элементов памя-;60ти соединены вместе, введены блок сравнения кодов, элементы задержки, регистр, дополнительные элементы памятии компараторы, причем втораяр группакомпараторов выполнена на 2 - 1 компа.65 раторах, где р - число разрядов кодируемое компараторами второй: руп-. пы к+р= и- разрядность преобразователя, входы первого и второго дополнительных компараторов подключены соответственно к шинам опорных напряжений и шине стробирующего сигнала, выход первого дополнительного компаратора поаключен к тактовому входу регистра, выходы которого подключены к разрядным шинам, а управляющие входы подключены к выходам элементов памяти, тактовые входы которых. соединены с выходом блока сравнения кодов, первыевиоды которого подключены к выходамкампараторов первой группы и черезэлементы задержки - к вторым входамблока сравнения кодов и управляющимвходам элементов памяти первой группы, второй вывоц резистивного делителя подключен к шине стробирующегосигнала, выход второго дополнительного компаратора подключен к управляющему входу дополнительного элемента.памяти, первый вход третьего дополнительного компаратора соединен спервым выводом резистивного делителя,второй вход третьего дополнительного компаратора соединен с шиной преобразуемого сйгнала, а выход - квыходу первого компаратора первойгруппы,На фиг.1 представлен один из вариантов выйолнения АЦП, когда к:р:3,И=6;:на фиг,2 - временные диаграммыпоясняющие его работу,АЦП содержит шину 1 преобразуемогс,сигнала компаратора 2 с прямым +) и инвертирующим ( -)входами, которые. образуют первую группу, третий компаратор 3, источник 4 тока смещения, резистивный делитель 5, шину б стробирующего сигнала, элемент 7 задержки, блок 8 сравнения кодов, эле., менты 9 памяти, компараторы 10 второй группы, второй компаратор 11, первый компаратор 12, элемент 13 памяти, регистр 14 выхсды разрядных шин 151 при этоМ 3 п - максимальное значение преобразуемого сигнала на шине 1 граница диапазона преобразования), Е =2 " Оп - граница диапазона преобразования второй группы компараторов 10.Число элементов 9 памяти соответствует разрядности кода на выходах обеих групп компараторов. Число элементов 7 задержки и разрядность кодов, сравниваемых блоком 8, соответствует разрядности кода на выходе первой группы компараторов 2 и 3. Время задержки элементов 7 выбирается близким к времени задержки блока 8,На фиг.2 показаны сигналы 1 б,17 и 18 на шине 1 блока сравнения кодбв на первом компараторе и выходах одноименных элементов, код 19 на выходах компараторов 2 и 3, положение,и 27 сигнала 28 в моменты 22 и 23соответственно .квантующая характеристика 29 компараторов 10 и 11,момент 30 времени, когда величинастробирующего сигнала 28=Ед.На фиг.2 указаны коды старшихи младших разрядов преобразования 0точек 24 и 25. Компаратор 11 и элемент 13 памяти Формируют квантующую:характеристику старшего разрядавторой группы, т.е. старший раз.ряд характеристики 29. 15АЦП работает следующим образом,В исходном состоянии величинастробирующего сигнала 28 на шине бравна нулю, .опорные напряжения навыходе делителя 5 соответствуют 20уровням квантования, выраженнымв доляхОс(фиг.1) . На выходах компараторов 2 и 3 образованы старшиеразряды кода. входного напряжения,Этот же код присутствует на выходах 25элементов 7 задержки, Поскольку кодына входах блока 8 совпадают на его.выходе - логический "ОфНа выходаХкомпараторов 10 и 11 - код, соответствукиций нулю сигнала 28, На выходе компаратора 12 - логический "ОфНа выходах 15 регистра 14 хранитсярезультат предыдущего преобразованиявДля преобразования входного сигнала на шину б подается стробирующийсигнал, например, пилообразной формы. Поскольку ток источника 4 не изменяется, происходит суммирование . стробирующего сигнала со значениямиопорных напряжений на выходах дели:теля 5. Этот же стробирующий сигналпоступает на.сигнальные входы компараторов 10,11 и 12. Код преобразуемого сигнала 28 поступает с выходовкомпараторов 10 и 11 на управляющие 45 .входы элементов 9 и 13 памяти второй.группы, На элементы 9 памяти первой группы через элементы 7 задержкипоступает код входного сигнала, преобразуемого компараторами 2 и.3.с . 50учеток напряжений на выходах делителя 5.В момент 22 происходит совпадение входного сигнала 16 с одним изнапряжений на выходе делителя 5,Когда сигнал 16 имеет величину 24,происходит его совпадение с напряжением 0,1250( +)сигнал. 28 ( фиг.2),В этот момент код 16 на выходахкомпараторов 2 и 3 меняется (фиг,2),.однако на выходах элементов 7 за- фдержки предыдущий код сохраняетсяв течение времени задержки. Следовательно, в течение этого времени,коды на входе блока 8 не совпадают,поэтому на выходе его присутствует 65 логическая "1". Затем на выходах элементов 7 задержки устанавливается тот же код, что и на их входах, коды на виодах делителя 5 опять сов,падаютна его выходе устанавливается логический "Оф.На.выходе блока 8 образуется импульс. Его срезом в элементы 9 и 13 памяти записываются коды, присутствующие на их управляющих входах. Однако на разрядных шинах 15 они еще не появляются. В момент 30 стробирующий сигнал 28 достигает величины Ео, срабатывает компаратор 12 ( фиг,2, фронтом импульса на его выходе в регистр 14 переписывается код, присутствующий на выходах элементов 9 и 13 памяти, На разрядных шинах 15 появляется код преобразованного сигнала 16.По срезу стробирующего сигнала блок 8 опять Формирует ьикпульс аналогично моменту 22, который записывает в элементы 9 и 13 памяти код. на их управляющих входах. Однако на разрядных шинах 15 сохраняется код, соответствующий точке 24 сигнала 16, поскольку нет импупьса с выхода компаратора 12.Компаратор 3 срабатывает,когда сигнал 16 лежит в пределах от ( 1-2 )-К Оо до Оо, так как к =3. Он необходим потому, что ни один из компараторов 2 не срабатывает на такой входной сигнал 16 при подаче стробирующего сигнала.:ЪРассмотрим значение кода на шинах 15.Под действием стробирующего сигна ла происходит сдвиг опорных напряжен ний на выходах делителя 5. Это приводит к сдвигу квантующей характеристики компараторов .2 и 3. В момент 22 их квантующая характеристика занимает положение 20; В элементы 9 памяти первой группы записывается код 001 (от старших разрядов к млад-шим, кодирование в коде Грея), поскольку срез импульса на выходе блока 8 появляется позднее ( как следствие) появления кода на выходах элементов 7 задержки. В этот жемомент 22 в элементы 9 и 13 памяти второй группы записывается код, соответствующий точке 25 стробирующего сигнала 28. Для рассматриваемого случая он ра,вен 110 (кодирование в коде Грея)Если принять, что преобразование входного сигнала 16 идет с точностью шести двоичных разрядов, то Оа разбивается на кванты величиной 1/2 =1/64. Точное значение .сигнала в точке 24 (фиг;2) составляет 0,125(а + +0,56 2. 00=0,1953 о нли 0,19564 кванта =12,48 кванта. В элементы .9 и 13 памяти записывается код 001110, т.е. 12 квантов.Аналогично для точки 25 с выходов алевитов 7 задержим записывается код 010(квантующая характеристика занимает положение 18), с выходов компараторов 10 и 11 - код 101, соответствующий величине стробирующего сигнала 28, Точное значение сигнала 16 в точке 25 составляет 0,480 п= =30,72 кванта. В элементы памяти записывается код 010101, т,е, 30 квантов, 0ЦиФровой результат преобразования подумается как суперпозиция цифровых значений запоминаемых в элементах 9 и 13 памяти. первой и второй .групп кампараторов, Код на шинах 15 следует рассматривать как сумму двоичных чисел, кодированных в коде Грея 001000+000110, которая образуется ,в моменты 22.и.23, запоминания кода Точность. преобразования определяется 2 О числом двоичных разрядов, реализуе.мых группами,компараторов 2,3 и 10,11 а само преобразование производится параллельно.Введение новых элементов и соединений позволяет создать структуру .параллельного АЦП, который при рав.ном объеме оборудования обладает вдвое большей точностью, чем прототип, а при равной с прототипом точФбсти имеет объем оборудования на 25-30 меньше.Положительный эффект достигается введением относительно простых узлов, реализуемых на цифровых ИМС:; блока сравнения кодов, регистра. Элементы задержки могут быть выполнены в виде отрезков кабеля или реализованы на логических ИМС, тогда используется задержка их переключения.Предложенный АЦПсодеркит меньше компараторов и меньше на.один источник опорного напряжения. Такое упрощение существенно, учитывая повышенн ную точность устройства.Минимальный объем оборудования в предложенном АЦП достигается аналогично прототипу: К и Р выбираются из соотношений К:р для четного.и К =Р + 1 - для нечетного.Быстродействие предлагаемого устройства определяется .только конкрет ,ными динамическими характеристиками применяемых элементов. К элементам не предъявляются повышенные требова" ,ния по точности по. сравнению с.точностью всего устройства или по. сравнению с прототипом. Устройство может быть реализовано в виде интегральной ,схемы с использованием небольшого числа элементов.оэлов торре ьин 936омитеоткрытушская Подп исно д. 4 Патент", г иа аэ 5854/59ВНИИПИ Госупо делам113035, Моск рственногообретенийЖ, Ра ород, ул. Проектная, 4