Устройство для хранения и выборки информации

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик 1 ц 982096(61) Дополнительное к авт. свид-ву(22) Заявлено 08,05.81 (21) 3288902/18-2 Йс присоединением заявки ЭЬ(5)М. Кл. 0 11 С 27/02 Государственный квинтет СССР пв делам изобретений и открытий.бб(088.8) Дата опубликования описания 1 5. 1 2 . 82(71) Заявитель Г Р) УСТРОИСТВО ДЛЯ И ВЫБОРКИ ИНФОРМАЦИИ Изобретение относится к информационно-измерительной технике и можетбыть использовано при проектированиианалого-цифровых преобразователей.Известно устройство для храненияи выборки информации, содержащее два5дифференциальных усилителя, охвачен ных общей отрицательной обратной свя, зью, накопительный элемент и ключи вканале усиления, которые упоавляют ре-тожимом работы устройства1.Однако это устройство имеет сравнительно большое время выборки вследствие использования ключа в канале усиления.тзНаиболее близким техническим решением к изобретению является устройство для хранения и выборки информации,содержащее дифференциальный каскад,аовыполненный на первом, втором, третьем и четвертом транзисторах, причембаза первого транзистора являетсявходом устройства эмиттеры первого и и второго транзисторов объединены,эмиттеры третьего и четвертого транзисторов подключены и положительнойшине питания, базы третьего и четвер"того транзисторов объединены и подключены к коллекторам третьего и первого транзисторов, ключ, выполненныйна пятом транзисторе, коллектор которого соединен с эмиттерами первогои второго транзисторов, база пятоготранзистора подключена к шине управ"пения, а эмиттер подключен к отрицательной шине питания, накопительныйэлемент, например конденсатор, перваяобкладка которого соединена с шинойнулевого потенциала, а вторая обкладка подключена к входу буферного усилителя, выход которого соединен с базой второго транзистора, которая является выходом устройства2. Однако данное устройство дря хранения и выборки информации из-за различных постоянных времени транзисто98209 ров дифференциального каскада при переходе к хранению имеет большое апертурное время, что сказывается на точности воспроизведения входного сигнала. Кроме того скорость заряда нако-пительного элемента ограничена токомдифференциального каскада, что приводит к большому времени выборки,Цель изобретения - увеличение точности быстродействия устройства. юПоставленная цель достигается тем,что в устройство для хранения и выборки информации введены пороговыйограничитель, выполненный на шестоми седьмом транзисторах и нагрузочном 35элементе, и генератор тока заряда,выполненный на восьмом и девятом транзисторах и токозадающем элементе, причем коллектор и база шестого транзистора соединены с коллектором четвертого транзистора и с первьм выводом нагрузочного элемента, коллектори база седьмого транзистора соединеныс коллектором второго транзистора ивторым выводом нагрузочного элемента,2коллекторы восьмого и девятого транзисторов подключены соответственно кположительной и отрицательной шинампитания, база восьмого, и девятоготранзисторов соединены соответственно ЗОс коллекторами шестого и седьмоготранзисторов, эмиттеры которых соединены с первым выводом токозадающегоэлемента, второй вывод которого соединен с эмиттерами восьмого и девятоготранзисторов и второй обкладкой конденсатора,На чертеже изображена функциональная схема устройства. Устройство содержит дифференциаль"ный каскад, выполненный на транзисторах 1-1, ключ, выполненный на транзисторе 5, пороговый ограничитель натранзисторах 6 и 7, генератор тока заряда на транзисторах 8 и 9 и токозадающем элементе 10, нагрузочныйэлемент 11, накопительный элемент,например конденсатор 12, буферный усилитель 13,Устройство для хранения и выборки финформации работает следующим образом.В установившемся режиме выборки,когда с помощью управляющего напряжения на базе через транзистор 5 про- Итекает постоянный ток, устройство ра"ботает как усилитель с глубокой отрицательной обратной связью, повторяя 6 4на выходе входное напряжение, Токи в плечах дифференциального каскада равны 0,51, ток в выходном плече дифференциального каскада делится между нагрузочным элементов 11 (20/В) и транзисторами 6 и 7 порогового ограничителя (0,51 - 2 Ом/В), Токи транзисторов 6 и 7, 8 и 9 равны, что достигается использованием в качестве 6 и 8, 7 и 9 согласованных пар транзисторов.Для перевода устройства в режим хранения управляющее, напряжение изменяется так, чтобы ток через транзистор 5 стал равен нулю, В известном устройстве этот переход сопровождается значительными погрешностями из-за различных постоянных времени уменьшения токов через транзисторы 2 и ч, что приводит к существенному (до 100 мВ) сдвигу напряжения, хранимого на конденсаторе 12, относительно истинного значения, а также вследствие сравнительно медленного умень-, шения тока в дифференциальном каскаде. В предлагаемом устройстве, выбрав 20 /Вн 7 1/1, при переходе к хранению ток через транзисторы 6 и 7 (следовадтельно 8 и 9) уменьшается практически до нуля в первый же момент, так как для этого достаточно, цтобы напряжение на нагрузочном элементе 11 уменьшилось всего на 100 мВ, т, е, в первый же момент перехода к хранению цепь из закрытых р-и переходов отключает запоминающий конденсатор 12 от выхода дифференциального каскада. Погрешность запоминаемого на конденсаторе 12 напряжения относительно его истинного значения равна разбросу напряжений эмиттер-база парных транзисторов 7 и 9 или 6 и 8 и может составлять 2-3 мВ. При переходе к выборке нового значения входного напряжения ток делится между цепью транзистора б (или 7), токозадающего элемента 10 и цепью базы транзистора 8 (или 9). Сопротивление токозадающего элемента 10 выбирается так, цтобы ток через транзисторы 8 и 9 не превышал максимально допустимого импульсного значения, которое для современных маломощных транзисторов достигает 100 мА. Этот относительно большой импульсный ток и обеспечивает заряд конденсатора 12, позволяя существенно увеличить быстродействие предлагаемого устройства по сравнению с известным. Кроме того,Формула изобретения 5 982 увеличение емкости конденсатора 12в предлагаемом устройстве позволяет дополнительно улучшать его тоцностные характеристики в режиме хранения, а именно уменьшить разряд конденсатора 3 под действием токов утечки р-и .переходов.Таким образом, предлагаемое устройство позволяет повысить точность воспроизведения входного сигнала с 1 1 О до 0,1 и уменьшить время выборки. 151Устройство для хранения и выборки информации, содержащее дифференциальный каскад, выполненный на первом, втором, третьем и четвертом транзис" торах, причем база первого транзисто"ф ра является входом устройства, эмиттеры первого и второго транзисторов объединены, эмиттеры третьего и четвертого транзисторов подключены к по- ложительной шине питания, базы третьеф го и четвертого транзисторов объединены и подключены к коллекторам третьего и первого транзисторов, ключ, выполенный на пятом транзисторе, коллектор которого соединен с эмиттерамиМ первого и второго транзисторов, база пятого транзистора подклюцена к шине управления, а эмиттер подключен к отрицательной шине питания, накопительный элемент, например конденсатор, И первая обкладка которого соединена с шиной нулевого потенциала, а вторая, обкладка подключена к входу буферного усилителя, выход которого соединен с 096 ббазой второго транзистора, которая является выходом устройства, о т л и-, ч а ю щ е е с я тем, что, с целью повышения точности и быстродействия устройства, в него введены пороговый ограничитель, выполненный на шестом и седьмом транзисторах и нагрузочном элементе, и генератор тока заряда, выполненный на восьмом и девятом транзисторах и токозадающем элементе, причем коллектор и база шестого транзистора соединены с коллектором четвертого транзистора и с первым выводом нагрузочного элемента, коллектор и база седьмого транзистора соединенй с коллектором второго транзистора и вторым выводом нагрузочного элемента, коллекторы восьмого и девятого тоан-, зисторов подключены соответственно к положительной и отрицательной шинам питания, базы восьмого и девятого транзисторов соединены соответственно с коллекторами шестого и седьмого -транзисторов, эмиттеры которых соединены с первым выводом токозадающего элемента, второй вывод которого соединен с эмиттерами,восьмого и девятого транзисторов и второй обкладкой конденсатора. Источники информации,принятые во внимание при экспертизе1. Бахтиаров Г. Д., Малинин В.В. и Школин В. П. Аналого-цифровые преобразователи. И., "Советское радио", 1980, с. 136.2. Авторское свидетельство СССР И 811058, кл.6 11 С 27/02, 1979982096 Сосазуренко витель Ю.федотовТехред Т.Иаточка,Ко ор И. Редакто Ь Ш ЕЗаказ 9721/7 ППП "Патент", г, Ужгород, ул. Проектная, 4 3 Тираж 622 ВНИЯПИ Государственнопо делам изобретени 113035, Москва, %-35,Подписноео комитета СССи открытийаушскан наб.,