Функциональный преобразователь

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик р 11960807(23) Приоритет Государственный комитет СССР по делам изобретений и открытий(088. 8) Опубликовано 2309.82 Бюллетень Мо 35Дата опубликования описания 23.09.82 72) Авторизобретени А.Л.Рейхенберг 1) Заявитель 54),ФУНКЦИОНАЛ ПРЕОБРАЗОВА вторымобразовразоватменного1 к цифровой может найт реализаци-) ) хх Недоста ются его о воэможност для вычисл Цель иэ класса реш можности д функцийэователя явля- функциональные н предназначен двух функций. расширение за счет воэго вычисления ком преобра раниченныетак как о ния только бретения - емых задач полнительно хч х Поставленная цель достигается тем, что в функциональный преобразователь дополнительно введены четвертый и пятый сумматоры-вычитатели и блок дополнения, причем первые входы четвертого и пятого сумматороьвычитателей соединены с вторым выходом блока анализа, вторые входы четвертого и пятого сумматоров-вычитателей соединены с первым выходом блока управления, третий вход четвертого сумматора-вычитателя соедиИзобретение относитсявычислительной технике и и применение для аппаратной и вычисления функций. 5По основному авт.св. 9591861 известен функциональный преобразователь 13, содержащий три сумматоравычитателя, два регистра, блок анализа и блок управления. Выход первого сумматора-вычитателя соединен с входом блока анализа, первый выход которого подключен к входу блока управления, а второй выход соединен с первыми входами сумматоров-вычитателей. Первый выход блока управле .ния соединен с вторыми входами сумматоров-вычитателей, а второй выход - с первыми входами регистров.Выход первого регистра соединен с ;".ретьим входов первого сумматоравычитателя, выход второго регистра - с третьими входами второго и третьего сумматоров-вычитателей.Второй вход первого регистра и четвертые входы второго и третьего сум маторов-вычитателей соединены с первыми входами функционального преобразователя. Второй вход второго регистра и четвертый вход первогофсумматора-вычитателя соединены с 30 ходом функционального претеля. Функциональный преобль предназначен для одновревычисления двух функцийнен с выходом Второго регистра, третий вход пятого сумматора-вчтателя соединен с выходом первого регистра, четверте входы четнертого ипятого сумматоров-нычитателей соединены с ныхолом блока дополнения, 5первый нхол которого соединен с четвертым входом третьего сумматоравычитателя, а второй вход блока дополнения - с третьим входом преобразователя. 1 ОПри этом блок Лополнения содержит триггер, элемент залержки, дваэлемента И и элемент ИЛИ, причемпервый вход блока дополнения соединен с инверсным входом первого элемента И, прямым входом второго элемента И и через элемент залержкис первым входом триггера, второйвход которого является вторым входом блока дополнения, выход триггера Осоединен с прямым вхолом первого элемента И и с инверсным входом второго элемента И, выходы элементов Исоединены с входами элемента ИЛИ,выход которого является выходом блока дополнения,Такое койструктивное схема-техническое решение позволяет путем введения двух сумматоров-нычитателейи блока дополнения в совокупностис другими блоками дополнительно вычислять еще две функции.На фиг, 1 приведена структурнаясхема функционального преобразователя; на фиг. 2 - структурная схемаблока дополнения. 35Функциональный преобразовательсодержит сумматоры-нычитатели 1-5,регистры 6-7, блок 8 дополнения,блок 9 анализа и блок 10 управления.Блок 8 дополнения может быть выполнен либо н виде параллельнойсхемь, либо в виде последонательнойсхемы, которая содержит триггер 11,элементы И 12-13, элемент ИЛИ 14 иэлемент 15 задержки. На первыи 45вход 16 подается последовательно,начиная с младшего разряда, преобразуемый код аргумента Х. На нторойвход 17 подается импульс начальнойустановки, апример стартовый импульс, Первый значащий разряд проходит через элемент И 13 на нь:ход 18и через элемент 15 задержки устанавливает триггер 11 н единичноесостояние, При появлении следующегозначащего разряда на входе 16 на вы 55ходе 18 Судет логический нуль, прпоявлении незначащего разряда - наныходе элемета И 12 и на выходе 18возникает логическая елиница. Блок8 дополнения н виде последовательной схемы может быть н",полнен и ндругих вариантах.Входами преобра зовете:.я нядтсзвходы 19-21, Быходы 22 в 5 являстсяьходампрео бра зоват я . 65 Бычисление ф нкций данном фук- иональном преобразователе основано на одновременном решении системы разностчых итерационных соотношений алгоритма вычисления) н итерационном процессе: - Х; l ,:7, Х 2; l- -х 1-хгде= О,и - номер итерации,1 = О,и - нес или показательитерации;- число разрядов аргумента.Рекуррентные соотношения предложенного алгоритма обладают групповыми свойствами и вычисляются одновременно в одном итерационном цикле, причем каждое соотношение может вычисляться либо за один такт, либо за п+и тактов, где и = .1 о", иГ число дополнительных защитных разрядов регистров и сумлаторов-в.читателей для компенсации погр-шности от усечения чисел при их с,".,Вге. Соотношениереализуется н сумматоре-нычитателе 1, соотношение Ун сумматоре-нычитателе 2, соотношение К - в сумматоре-вычитателе 3, соотношение 1 - в сумматоре-нычитателе 4, соотношение - в суматоре-вы итателе 5, Логическое уравнение( 0 решается в блоке 9 анализа, где формируются сигналы У - Опервый выход),ф.и с = свторой и третий выходы . Величин Х 2 " и У 2 - получаются на выходах регистров б и 7 соответственно после окончания итерации, причем перед первой итерацией сдвиг не производится, з рицательное значение аргумента Х формируется н ниде дополнительного кода на выходе блока 8 дополнения.Бычисление указанных функций в данком функциональном преобразователе осуествляется следующим образом,Первоначально н регистр б, н сумматоры-вычитатели 2 и 3 и в блок 8 дополнения заносится код аргумента Х, а в регистр 7 и в сумматор-вычитатель 1 заносится код арумента . ;о стартовому сигналу " входа 21 включается блок 10 управления и на "ерном; Втором Выходах появляется ;о - слеловательность тактов х . иу.:сон лля продвижения содержан;и ;.;".Встроь б и 7 на соответствукшис Вх,.,. су".; -960807 45 маторов-вычитателей 1-5 и продвижения информации в последних.При= +1 в сумматорах-вычитателях 1 и 3 выпблняется вычитание, а в сумматорах-вычитателях 2, 4 и 5 - сложение. При с = -1 режим работы меняется на обратный.После выполнения определенного числа итераций при равенстве нулю содержания сумматора-вычитателя 1 процесс вычисления закончен. При этом в сумматоре-вычитателе 2 со 1 г. держится значение функции -(х + у )х в сумматоре-вычитателе 3 - значение1 2функции -(х - у ) в сумматоре-вычих1 а. тателе 4 - значение функций -(у - х ) в сумматоре-вычитателе 5 - значение1функции -(ху - х ) .хМаксимальное время вычисления четырех функций для параллельного решения каждого соотношения алгоритма равно в тактах Максимальное время вычисления четырех функций для последовательногорешения каждого соотношения равно втактах Т п(п+ в+ 1)Однако благодаря асинхронному режиму работы (путем прерывания процесса вычисления на итерации, при которой У, = О), для большинства значений аргументов время вычисления значительно меньше максимального значения.В обцем случае погрешность вычисления указанных функций определяется длиной разрядной сетки регистров и сумматоров-вычитателей, и в случае использования дополнительных разрядов в всегда меньше единицы последнего младшего разряда и.Формула изобретения1. Функциональный преобразователь по авт,св. 9591861, о т л и ч а ю Ш и й с я тем, что, с целью расширения класса решаемых задач за счетвозможности дополнительного вычислехх-хния Функций- и в нех хго введены четвертый и пятый сумматоры-вычитатели и блок дополнения,причем первые входы четвертого и пятого сумматоров-вычитателей соединены с вторым выходом блока анализа,10 вторые входы четвертого и пятогосумматоров-вычитателей соединены спервым выходом блока управления,третий вход четвертого сумматоравычитателя соединен с выходом второ 15 го регистра, третий вход пятогосумматора-вычитателя соединен с выходом первого регистра, четвертыевходы четвертого и пятого сумматоров-вычитателей соединены с выходом2 О блока дополнения, первый вход которого соединен с четвертым входомтретьего сумматора-вычитателя, авторой вход блока дополнения - стретьим входом йреобразовате 25 ля,2. Преобразователь по п.1, о тл и ч а ю ц и й с я тем, что блокдополнения содержит триггер, элемент задержки, два элемента И иэлемент ИЛИ, причем первый вход блока дополнения соединен с инверснымвходом первого элемента И, прямымвходом второго элемента И и через 35 элемент задержки - с первым входомтриггера, второй вход которого является вторым входом блока дополнения, выход триггера соединен с прямым входом первого элемента И и с 40 инверсным входом второго элемента И,выходы элементов И соединены с входами элемента ИЛИ, выход которогоявляется выходом блока дополнения. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР 9591861, кл. С 0615/34, 1976.960807ВНИИПИ Заказ 7283/59 Тираж 731 Подписное Филиал ППП "Патент", г,Ужгород,ул.Проектная, 4