Устройство для приема биполярных многоуровневых сигналов

О П И С А Н И Е (и)951719ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическиеРеспубликсгза(51) М. Кл. Н 04 В 1/06 3 ооударотынный комнтет СССР по делам нэооретеннй н открытнй(54) УСТРОЙСТВО ДЛЯ ПРИЕМА БИПОЛЯРНЫХ МНОГОУРОВНЕ ВЫХ СИГНАЛОВ1Изобретение относится к технике пе-редачи дискретных сигналов и может ис пользоваться при приеме биполярных многоуровневых сигналов,Известно устройство для приема би 5полярных многоуровневых сигналов, содержашее блок формирования тактовых импульсов, первый выход которого подключен к входу блока памяти, выход которогосоединен с первым входом блока перемноожения сигналов, и последовательно соединенные компаратор и регистр, к второмувходу которого подключен второй выходблока формирования тактовых импуль,сов 11,15 Однако известное устройство имеет низкую верность приема и узкий динамический диапазон принимаемых сигналов.Бель изобретения - повышение вернос о ти приема и расширение динамического диапазона принимаемых сигналов.Поставленная цель достигается тем, что в устройство для приема биполярных многоуровневых сигналов введены дваключа, интегратор, буферный усилитель,триггер и резистивный делитель, выходкоторого подключен к первому входу компаратора, выход которого соединен спервым входом триггера, второй вход которого соединен с первым входом первого ключа и с третьим выходом блокаформирования тактовых импульсов, четвертый выход которого подключен к третьему входу триггера, выход которого соединен с вторым входом блока перемножения сигналов, выход которого подключенк первым входам управляемого делителяи второго ключа, второй вход и выходкоторого соединены соответственно с пятым выходом блока формирования тактовых импульсов и входом интегратора,выход которого через буферный усилительсоединен с вторым входом первого ключа, выход которого подключен к входурезистивного делителя, а шестой выходблока формирования тактовых импульсовсоединен с вторым входом управляемого1719 1ется коэффициент передачи блока 2 перемножения сигналов равный 1, При этомна выходе блока 2 устанавливается отрицательный уровень, равный входному .При положительном сигнале на входеблока 2 перемножения сигналов в триггер 11 записывается логическая 1,которая устанавливает коэффициент передачи блока 2. перемножения сигналов, 1 о равным -1, в результате чего и вэтом случае на выходе блока 2 перемножения сигналов устанавливается отрицательный уровень, по абсолютной величине равный входному. Таким образом, в 15 блоке 2 перемножения сигналов осуществляется выпрямление сигнала в отрицательную область значений.В момент поступления тактовой частоты ТИ 4 с задержкой относительно передщо него фронта тактового импульса, ТИЗключ 6 открывается, заряжая через резистор конденсатор интегратора 7, Конденсатор хранит опорный сигнал для формирования порогов сравнения, Постояннаяр 5 времени интегратора 7 выбирается таким образом, чтобы при приеме случайной последовательности информационныхсимволов колебания выпрямленного значения принятого сигнала, усредненного интегратором 7, относительно его среднего значения были бы незначительны.Далее опорный сигнал через буферныйусилитель 8 и ключ 9, открытый импульсом тактовой частоты ТИЗ, поступает на резистивный делитель 10, с выходакоторого уровень порога, пропорциональный среднему уровню опорного сигналапоступает на первый вход компаратора 4,на второй вход которого через управляемомый делитель 3 поступает стробированный сигнал с выхода блока 2, В компараторе 4 осуществляется сравнение отсчетного значения информационного сигнала в момент стробирования и порогового сигнала на выходе резистивного делителя 10, Отношение порога к среднейвеличине модуля отсчетов информационного сигнала может варьироваться в широких пределах изменением коэффициентовпередачи управляемого и резистивного делителей.50В момент. поступления первого тактового импульса ТИ 6 результат сравнениязаписывается в регистр 5. Для сравнениясигнала с другим порогом, т,е, при другой 95 Устройство работает следующим образом.В исходном состоянии кпючи 6 и 9 закрыты, коэффициент передачи управляемого делителя 3 равен 1, триггер 11 тактовым импульсом ТИ 1 установлен в нулевое состояние, соответствующее наличию на его выходе логического нуля.Многоуровневый информационный сигнал поступает на первый вход блока памяти 1, на второй вход которого поступает с выхода блока 12 тактовая частота ТИ 2 При поступлении импульса тактовой часготы ТИ 2 в блоке 1 осуществляется стробирование входного сигнала и его запоминание, С выхода блока 1 сигнал поступает на первый вход блока 2 перемножения сигналов, При поступлении на его второй вход с триггера 11 логического нуля коэффициент передачи блока 2 равен 1, при поступлении логической единицы - минус 1. После установки триггера 11 в исходное положение с его выхода на второй вход блока 2 перемножения сигналов подается логический нуль и на выходе блока 2 устанавливается тот же сигнал, что и на входе, Так как в отсутствие тактового импульса ТИЗ ключ 9 закрыт, на первый вход компаратора 4 через резисторный делитель 10 подается нулевой пороговый уровень. С выхода блока 2 через управляемый делитель 3, коэффициент передачи которого в отсутствие тактового импульса ТИ 5 равен 1, информационный сигнал поступает на второй вход компаратора 4, где осуществляется его сравнение с нулевым порогом. В результате этого сравнения определяется знак информационного сигнала, который записывается под передний фронт импульса тактовой частоты ТИЗ в триггер 11. При отрицательном сигнале, поступающем с выхода блока 1 на вход блока 2 перемножения сигналов, в триггер 11 записывается логический нуль, в результате чего устанавливаделители, зыход которого подключен квторому входу компаратора,На чертеже представлена структурнаясхема предложенного устройс гва.Устройство для приема биполярныхмногоуровневых сигналов содержит бпок1 памяти, блок 2 перемножения сигналов,управляемый делитель 3, компаратор 4,регистр 5, ключ 6, интегратор 7, буферный усилитель 8, ключ 9, резистивныйделитель 10, триггер 11, блок 12 формирования тактовых импульсов. величине указанного отношения, на управляемый делитель 3 с задержкой относительно первого импульса ТИ 6 подаетсятактовый импульс ТИ 5. Если для приня5 951 тия решения о переданном символе требуется провести сравнение сигнала с несколькими пороговыми значениями, то соответственно увеличивается число управляемых входов управляемого делителя 3 5 и выходов блока формирования тактовых импульсов 12, при этом тактовые импульсы на различные управляемые входы управляемого делителя 3 должны подаваться со сдвигом во времени, и сравне ние сигнала с различными порогами производится поочередно,Результат сравнепия с выхода компаратора 4 подается на вход регистра 5, на второй вход которого поступает тактовая частота ТИ 6 от блока 12, величина которой зависит от сравнений, которые .необходимо провести, Результаты сравнения с выхода компаратора 4 записы ваются в различные элементы, памяти, После получения сравнения со всеми требуемыми пороговыми значениями блоком 1 памяти фиксируется новое информационное значение входного сигнала в мо мент поступления следующего импульса ТИ 2.В конце каждого интервала Т анализ чтсчетного значения сигнала триггер 11 вновь устанавливается в исходное поло кение тактовой частотой ТИ 1.Таким образом, предложенное устройство обеспечивает более высокую точность установки порогов сравнения, так как все необходимые для анализа принимаемого сигнала операции сравнения осушествляются на одном компараторе, при этом исключается дополнительная погрешность от взаимного разброса параметров компараторов; формирование опорного сигнала непосредственно из отсчетных значений информационного сигнала и отслеживание всех его изменений, что делает работу устройства практически независящей от изменений Входного уроВня сигнала В ши 45 роком динамическом диапазоне и от колебаний и разброса амплитудно-частотныххарактеристик каналов связи. Оба указан 719 6ных фактора приводят к уменьщению вероятности ошибок при приеме данных.Формула изобретенияУстройство для приема биполярныхмногоуровневых сигналов, содержащееблок формирования тактовых импульсов,первый выход которого подключен к входу блока памяти, выход которого соединен с первым входом блока перемноже- .ния сигналов, и последовательно соединенные компаратор и регистр, к второмувходу регистра подключен второй выходблока формирования тактовых импульсов,о т л и ч а ю щ е е с я тем, что, с.,целью повышения верности приема и расширения динамического диапазона принимаемых сигналов, введены два ключа,интегратор, буферный усилитель, управляемый делитель, триггер и резистивныйделитель, выход которого подключен кпервому входу компаратора, выход которого соединен с первым входол триггера, второй вход которого соединен с пер 1вым входол первого ключа и с третьим выходом блока формирования тактовых импульсов, четвертый выход которого подключен к третьему входу триггера, выходкоторого соединен с вторым входом блокаперемножения сигналов, выход которогоподключен к первым входам управляемогоделителя и второго ключа, второй Входи выход которого соединены соответственно:с пятым выходом блока формированиятактовых импульсов и входом интегратора, выход которого через буферный усилитель соединен с вторым входом первогоключа, выход которого подключен к входурезистивного делителя, а шестой выходблока формирования тактовых импульсовсоединен с вторым входом управляемогоделителя, выход которого подключен квторому входу хомпаратора.Ис гочники информации,принятые во внимание при экспертизе1. Патент США % 3315252,кл. 340-347, 1967 (прототип).