Устройство для приема дискретных частотно фазоманипулированных сигналов

Номер патента: 1826140

Авторы: Абдуллин, Андреев, Замарин

ZIP архив

Текст

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1826140 Е 272 ГОСУДАРСТВЕННОЕ ПАТЕНТНВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕ ных частотно-фазо налов в системах Цель - сокращение нимаемого сигнала блок 1 свертки, бл генератор 3 тактовы фильтры 4, делитель блок 7, первый комм гистр 9, регистр 10 лического сдвига, р второй коммутатор ния, регистр 15 пам(54) УСТРОЙСТВО ДЛЯ ПРИЕМАНЫХ ЧАСТОТНО-ФАЗОМАНИВАННЫХ СИГНАЛОВ,(57) Изобретение относится к радв частности к области обработк манипулированных сигпередачи информации. времени обработки при. Устройство содержит ок 2 опорных сигналов, х импульсов, полосовые 5, счетчик 6, решающий утатор 8, буферный ресдвига, регистр 11 цикегистр 12 информации, 13, счетчик 14 совпадеяти, компаратор 16, 1 ил,Устройство относится к радиотехнике, вчастности к обработке дискретных частотно-фазоманипулированных сигналов в системах передачи иНформации,Цель - сокращение времени обработкипринимаемого сигнала.На чертеже приведена структурнаяэлектрическая схема предлагаемого устройства.Устройство дискретных частотно-фазоманипулированных сигналов содержит блок1 свертки, блок 2 опорных сигналов,.генератор 3 тактовых импульсов, полосовые фильтры 4, делитель 5 частоты, счетчик 6,решающий блок 7, первый коммутатор 8,буферный регистр 9, регистры 10 сдвига," регистр 11 циклического сдвига, регистр 12информации, второй коммутатор 13, счетчик14 совпадений. регистр 15 памяти, компаратор 16,Устройство для приема дискретных частотно-фазоманипулированных сигналов работает следующим образом,Принимаемый дискретный частотно-фазоманипулированный сигнал (ДЧФМНС)поступает на вход блока 1 свертки, где осуществляется свертка фазоманипулированного сигнала с опорным сигналом по законупсевдослучайной последовательности элемента частотного сигнала, т.е. элементамногоуровневой числовой последовательности, В зависимости от номера частотнойпозиции 1-го элемента многоуровневой числовой последовательности ( 1.) откликблока 1 свертки будет появляться на выходеполосового фильтра 4, настроенного на частоту принимаемого 1-го элемента многочастотного сигнала. Решающий блок 7 пономеру одного из своих входов, на которыйпоступает максимальный сигнал, определяет номер частотной позиции, т.е. значениеэлемента многоуровневой числовой последовательности и производит кодированиетаким образом. что он преобразуется в двоичный код, который на выходе решающегоблока 7 представляется в параллельном коде, причем1.=2где К - количество разрядов двоичного кода,В итоге двоичный код, отображающийструктуру многоуровневой числовой последовательности в соответствии с тактовымиимпульсами продвигается и записывается в)-разрядах регистров 10 и 11, причем числоразрядов ) равно числу Гч временных позиций принимаемого ДЧФМНС,В заявленном устройстве содержится(1-1) регистров 10 сдвига, и регистр 11 циклического сдвига, отличающийся от регистра 10 лишь наличием выхода младшегоразряда, в этот регистр записывается кодовая комбинация, используемая в качестве опорной, Первый коммутатор 8 осуществляет подключение регистра 11 циклического 5 сдвига к выходу решающего блока 7 призаписи информации во все регистры сдвига и к выходу младшего разряда регистра 11 циклического сдвига для осуществления циклического продвижения символов. При "0 заполнении всех М разрядов регистров 10сдвига на первый коммутатор 8 поступает команда переключения для осуществления циклического сдвига в регистре 11, Второй коммутатор 13, управляемый делителем 5, последовательно подключает регистры 10 сдвига со сравниваемыми кодами к счетчику 14 совпадений, в котором осуществляется подсчет числа совпадений при поразрядном сравнении циклически сдвигающейся опор ной и сравниваемой кодовой комбинаций.Подсчет тактовых импульсов, осуществляющих продвижение символов в регистре 11 циклического сдвига, т,е. самого числа циклических сдвигов, производится в счетчике 3035405055 6, Регистр 15 памяти и компаратор 16 осуществляют выбор максимального числа совпадений, В начале цикла обработки ячейки 15 памяти находятся в нулевом состоянии, а запись информации в него происходит посигналу с выхода компаратора 16, которыйпоявляется лишь в том случае, когда число совпадений, зафиксированное в счетчике 14 совпадений больше, чем число, хранящееся в.регистре 15 памяти. Этот же сигнал с выхода компаратора 16 подается на вход разрешения записи буферного регистра 9 для записи из счетчика 6 числа циклических сдвигов, соответствующего наибольшему в данный момент количеству совпаденийсравниваемого и опорного кодов. Каждыйй-й импульс генераторов 3 тактовых импульсов совпадает с импульсом делителя 5, по которому число циклических сдвигов опорного кода, соответствующее максимуму взаимной корреляции, последнего и сравниваемого записывается из буферного регистра 9 в регистр 12 информации, По этой команде также обнуляется счетчик б, регистр 15 памяти и второй коммутатор 13подключает следующий регистр 10 сдвига, Далее цикл обработки повторяется до тех пор, пока все кодовые комбинации, записываемые в (М) регистров 10 сдвига не обработаются вместе с опорной кодовойкомбинацией в счетчике 14 совпаденийФормула изобретения Устройство для приема дискретных частотно-фазоманипулированн ых сигналов, содержащее блок свертки, первый вход которого является входом устройства. а вы1826140 Составитель Г.ЛерантовичТехред М.Моргентал Корректор М. Куль Редактор Заказ 2322 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Рэ шская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 ход блока свертки через полосовые фильтры подключен к входам решающего блока, выходы которого подключены к входам записи соответствующих регистров сдвига, а также блок опорных сигналов, выход кото рого подключен к второму входу блока свертки, генератор тактовых импульсов, выход которого подключен к тактовому входу счетчика и входу делителя частоты, выход которого подключен к входам обнуления 10 регистра памяти и счетчика, при этом вход регистра памяти соединен с первым входом компаратора, к второму входу которого подключен выход регистра памяти, а выход компаратора подключен к управляющим 15 входам регистра памяти и буферного реги- стра, к входу которого подключен выход счетчика, а выход буферного регистра подключен к входу регистра информации, выход которого является выходом устройства, 20 о т л и ч а ю щ е е с я тем, что, с целью сокращения времени обработки причимаемого сигнала, введены первый и второй коммутаторы, регистр циклического сдвига и счетчик совпадений, к первому и второму входам которого подключены выходы соответственно второго коммутатора и регистра циклического сдвига, а выход счетчика совпадений подключен к первым входам регистра памяти и компаратора. при этом дополнительный выход решающего блока и выход младшего разряда регистра циклического сдвига подключены соответственно к первому и второму входам первого коммутатора, выход которого подключен к входу записи регистра циклического сдвига, к тактовому входу которого, а также к тактовым входам регистра сдвига и входу блока опорных сигналов подключен выход генератора тактовых импульсов, причем выходы регистров сдвига подключены к соответствующим входам второго коммутатора, к управляющему входу которого подключен выход делителя частоты,

Смотреть

Заявка

4930855, 24.04.1991

ВОЕННЫЙ ИНЖЕНЕРНЫЙ КРАСНОЗНАМЕННЫЙ ИНСТИТУТ ИМ. А. Ф. МОЖАЙСКОГО

АБДУЛЛИН ФЕЛИКС РАФАИЛОВИЧ, АНДРЕЕВ АНДРЕЙ ВЛАДИМИРОВИЧ, ЗАМАРИН АЛЕКСАНДР ИВАНОВИЧ

МПК / Метки

МПК: H04L 27/28

Метки: дискретных, приема, сигналов, фазоманипулированных, частотно

Опубликовано: 07.07.1993

Код ссылки

<a href="https://patents.su/3-1826140-ustrojjstvo-dlya-priema-diskretnykh-chastotno-fazomanipulirovannykh-signalov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для приема дискретных частотно фазоманипулированных сигналов</a>

Похожие патенты