Устройство программного управления

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕИДЬСТВУ Союз СоветскихСоциалистическихРеспублик(23) ПриоритетОпубликовано 07.08.82.Бюллетень М 2 29Дата опубликования описания 07, 08, 82 151 М. Кл.з С 06 Р 9/06 Государственный комитет СССР по делам изобретений и открытий(72) Авторы изобретени ьф .р р ф ю Н Ф 1 ета(71) Заявител нинградский ордена Ленин институт им. М. И. Кали палитена 54) УСТРОЙСТВО ПРОГРАММНОГО УПРАВЛЕНИЯ Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных машин и систем, в частности управляющих вычислительных машин,Известно устройство управления ЦВМ с произвольным следованием команд, адрес которых содержится непосредственно в коде предыдущих команд 113.Известно также устройство управления ЦВМ, содержащее счетчик команд, первый вход которого соединен с выходом регистра команд, второй с вхо.- дом устройства, а выход - с входом регистра адреса, подключенного к адресным входам блока памяти, выход которого соединен с входом регистра числа, первый выход которого подключен к информационному входу блока памяти, второй выход - к второму выходу устройства, а третий выход - к входу регистра групп из и последовательно соединенных групп триггеров, выход которого подключен к входу дешифратора номера разрядов, выход которого подключен к. входу регистракоманд 121. Недостаток известного устройства состоит в том, что не предусмотрена реализация команд безусловных переходов, т.е. невозможно следование команд с произвольным адресом в,виде исключения, Это обстоятельствосущественно усложняет предварительноекодирование адресов команд "соседними" кодами.Устройство управления, выполняющее команды в естественном порядке,достаточно сложно и недостаточноэффективно при большом количестверазветвлений из-за большого числаусловных и безусловных переходов.Основным недостатком известного устройства является то, что выполнение 15 команд условных и .безусловных переходов требует применения специальныхкоманд, в которых указан адрес перехода.Осуществление устройства управления с произвольньм следованием команд требует в каждой команде добавочного паля для указания адреса следующей команды. Это приводит к существенному увеличению аппаратурныхзатрат оперативной памяти и является недостатком устройства.Цель изобретения - сокращениеобъема оборудования.Для достижения поставленной целив устройство, содержащее блок памяти, 949656дешифратор, регистр адреса, регистрчисла, регистр команд, триггер условий, причем выход блока памяти соединен с первым входом регистра числаи входом регистра команд, первыйвход блока памяти является первым 5входом устройства, выход регистрачисла является первым выходом устройства и подключен к второму входу блока памяти, третий вход которого подключен к выходу регистра адреса и со соединен с вторым входом регистра числа, первый вход регистра адреса подключен к первому выходу дешифратора,вход которого соединен с первым выходом регистра команд, второй выходкоторого является вторым выходом устройства, вход триггера условий является вторым входом устройства, введены коммутатор и коммутатор кода адреса, выход которого соединен с вторым входом регистра адреса, третийвход которого подключен к выходу коммуматора, первый вход которого подключен к выходу триггера условий, а второй вход коммутатора соединен с вторым выходом дешифратора, первый входкоммутатора кода адреса является третьим входом устройства, второй входкоммутатора кода адреса подключен ктретьему выходу регистра команд, атретий вход коммутатора кода адресасоединен с выходом блока памяти.На чертеже представлена блок-схема устройства,Устройство программного управления 35состоит из дешифратора 1, триггера 2условий, коммутатора 3, коммутатора4 кода адреса, регистра 5 адреса,блока б памяти, регистра 7 числа и регистра 8 команд. На чертеже обозначе ны второй выход 9 регистра команд, вход10 записи регистра адреса, первый выход 11 регистра команд, третий выход12 регистра команд, счетные входы 13триггеров регистра адреса, выход 14 45триггера условий, информационный вход15 триггера условий, выход 16 регистра адреса, третий выход 17 устройства, числовая магистраль 18, второйвход 19 устройства, первый вход 20 устройства.Регистр 5 адреса построен на триггерах со счетными входами (входы 13и 14 регистра 5) и входами 10 записи.Устройство работает следующим об-,55 азом.Код каждой команды содержит кроме кода операции и адресов операндов еще одно адресное поле для указания адреса следующей команды. В этом ад ресном поле хранится код модификации адреса, Этот код представляет собой код номера разряда, который следует изменить в коде адреса предыдущей команды, чтобы получить адрес следующей. Разрядность кода модицикацииадреса и равнаи3 одХо 2 Х,где Хк - количество команд програм-.мыПредпосылкой использования этогоспособа является применение "соседнего" кодирования для кодов адресатаким образом, что код адреса каждойпоследующей команды отличается откода предыдущей значением толькоодного разряда.Процесс кодирования адресов команд можно выполнять при помощиспециальной программы на ЦВМ,На каждом командном цикле выполняется алгоритм, показанный ниже,11) выборка адреса А; первой (илипервой после прерывания команды Е программыРАКф=А, РА-РАК;2) выборка команды КРК - Н РА 13) исполнение команды К,4) формирование адреса очереднойкоманды;5) засылка адреса новой командыв РАКРЧ фф - РА, РАКРЧ;6) есть сигнал окончания или прерывания.В алгоритме используются следующие сокращения: РАК - регистр адресакоманды, РА - регистр адреса, РЧ -регистр числа, НРА) - содержимоеячейки накопителя по адресу РА.В блоке "Формирование адреса очередной командыф адгоритма реализуются различные регистровые пересылкии модификации (М) в зависимости отвида команды:а) команда условного переходаРА 4-РАК, РА=(РА КМА, ТУ);б) команда линейного участка программыРА С в РАК,РА=М(РА, КМА);в) команда безусловного переходаРА 4 - РКсгде КИА - код модификации адреса иТУ - триггер условий,Согласно алгоритму формируется после исполнения команды адрес очередной команды таким образом, что в начале из блока б памяти считываетсясодержимое регистра адреса команд(РАК) и передается через коммутатор4 кода адреса в регистр 5 адреса.Затем выходные сигналы на первомвыходе 12 (выход адресного полякода МодиФикации адреса) регистра8 команд поступают на вход дешифратора 1, который расшифровывает номерразряда, подлежащего изменению. Расшифрованный выходной сигнал дешифратора 1 поступает на соответствующийсчетный вход 13 регистра 5 адреса, образуя тем самым адрес очередной команды.Команды условного перехода реализуются таким образом, что при выполненном условии адрес очередной команды 5 формируется, как показано выше, а при невыполненном условии выходной сигнал триггера 2 условий, находящийся в единичном состоянии, подается через коммуматор 3 на счетный вход 14 одноО го разряда, например старшего, регистра 5 адреса, изменяя дополнительно этот. разряд.В данном устройстве предусмотрена возможность передачи полного адреса команды с регистра 8 команд через коммутатор 4 кода адреса в регистр 5 адреса, т.е. возможно осуществлять отдельные команды безусловного перехода. Эта возможность использования отдельных команд безусловнЫх переходов облегчает достаточно сложный процесс кодирования адресов команд соседними кодамиТехнико-экономический эффект устройства заключается в повышении эко 25 номи ности, а в сравнении с устройствами, использующими естественную адресацию команд, также и в повышении прбизводихельности ЦВМ.Формула изобретенияУстройство программного управлейия, содержащее блок памяти, дешифратор, регистрадреса, регистр числа,35 регистр команд, триггер условий, причем выход блока памяти соединен с первым входом регистра числа и входом регистра команд, первый вход блока памяти является первым входом устройст-,ва, выход регистра числа является первым выходом устройства и подключен квторому входу блока памяти, третийвход которого подключен к выходу регистра адреса и соединен с вторым входом регистра числа, первый вход регистра адреса подключен к первому выходу дешифратора, вход которого соединен с первым выходом регистра команд,второй выход которого является вторым выходом устройства, вход триггераусловий является вторым входом устройства, о т л и ч а ю щ е е с я тем,что, с целью сокращения объема оборудования, в него введены коммутатори коммутатор кода адреса, выход которого соединен с вторым входом регистра адреса,.третий вход которогоподключен к выходу коммутатора, первый вход которого подключен к выходу триггера условий, а второй входкоммутатора соединен с вторым выходомдешифратора, первый вход коммутаторакода адреса является третьим входомустройства; второй вход коммутаторакода адреса подключен к третьемувыходу регистра команд, а третийвход коммутатора кода адреса соединен с выходом блока памяти.Источники информациипринятые во внимание при экспертизе1. Бут Э. и Бут К. Автоматические цифровые машины." М., Гос.изд-вофиэ;.мат.литературы, 1959, с. 50,205,2. Авторское свидетельство СССРР 416695, кл. 6 06 Р 9/06, 1974949656 Составитель А. БарановТехред Ж. Кастелевич Ко ор А. Гр едактор В. Петраш Подписноета СССРрытийнаб д. 4/5 Тираж 731 НИИПИ Государственного коми по делам изобретений и отк 3035, Москва, Ж, Раушска