Устройство синхронизации по циклам

с присоединением заявки РЙ Гооударстюиый комитет СССР(23) Приоритет Опубликовано 15,07.82. Бюллетень26 Дата опубликования описания 17,07.82по делам иэобретеиий и открытий(54) УСТРОЙСТВО СИНХРОНИЗАЦИИ ПО ЦИКЛАМ Изобретение относится к технике связи и может бы"ь использовано в многоканальных системах передачи сигналовс импульсно-кодовой модуляцией и дельта-модуляцией,По основному авт, св,565402известно устройство синхронизации поциклам, содержащее последовательно соединенные формирователь тактовых импульсов, элемент запрета, делитель распределитель и регистр сдвига, к второмувходу которого и первому входу элементазадержки подключен выход формировате-.ля тактовых импульсов, вход которогообъединен с первыми входами блоковопробывания импульсных позиций, к вторым входам которых, кроме первого,подключены выходы элемента задержки,к второму входу которого, а также квторому входу первого блока опробывания импульсных позиций подключен вылход первого элемента ИЛИ, при этомвыходы регистра сдвига подключенысоответственно к третьим входам блоков опробывания импульсных позиций, узлаперезаписи сигналов несоответствия, кпервому входу первого расширителя ичерез элемент И к первым входам остальных расширителей, третьему входуэлемента И и соответствующим входамэлемента И-ИЛИ, выход которого подключен к второму входу элемента запрета и первому входу первого элементаИЛИ, к второму входу которого и четвертому входу первого блока опробыванняимпульсных позиций подключен выход делителя-распределителя, при этом выходпервого и третьего блоков опробыванияимпульсных позиций подключены к торым входам соответствующих расширителей, а выход второго блока опробывания импульсных позиций подключен ксоответствующему входу узла перезаписи сигналов несоответствия, к другимсоответствующим входам которого подключены выходы второго и третьего расширителей, а выход первого расширито -ля подключен к первому входу эл 1.н-а4134 ф 3 94И, причем выход первого блока онробывапия импульсных позиций подключен ковходу первого накопителя, а выход третьего расширителя подключен к соответствующему входу элемента И-ИЛИ 13Однако известное устройство характеризуется низкой помехоустойчивостью.Цель изобретения - повышение помехоустойчивости,Цель достигается тем, что в устройство синхронизации по циклам введеныпервый и второй дополнительные элементы И, второй накопитель, последовательно соединенные первым триггер и блокиндикации, а также второй элемент ИЛИи последовательно соединенные коммутатор, второй триггер и третий дополнительный элемент И, выход которого подключен к установочным входам первогои второго накопителей, выходы которыхподключены к первому и второму управляющим входам коммутатора, к первомуразрешающему входу которого, а такжек первому входу второго элемента ИЛИподключен выход первого блока опробывания импульсных позиций, а к второмуразрешающему входу коммутатора, входунакопителя и второму входу второго элемента ИЛИ через первый дополнительныйэлемент И подключен второй выход первого расширителя, при этом выход второго элемента ИЛИ подключен к второмувходу третьего дополнительного элемента И, выход второго накопителя подключен к второму входу второго триггера ипервому входу первого триггера, к второму входу которого подключен выход коммутатора, а выход первого триггера подключен к второму входу элемента И ипервому входу второго дополнительногоэлемента И, к второму. и третьему входам которого подключены выходы первогои второго расширителей, а выход второгодополнительного элемента И подключенк соответствующим входам элемента ИИЛИ, к дополнительному входу которого,а также дополнительному входу узла.перезаписи сигналов несоответствия подключен дополнительный выход элемента И.Кроме того, элемент И выполнен ввиде последовательно соединенных первого элемента и второго элемента И, приэтом входы первого элемента И являютсяпервым и вторым входами элемента И,вход второго элемента И является третьим входом элемента И, а выходы первого и второго элементов И являются соответственно дополнительными выходоми выходом элемента И. На чертеже приведена структурнаяэлектрическая схема устройства.Устройство синхронизации по цикламсодержит формирователь 1 тактовых импульсов, блоки 2 - 4 опробывания импульсных позиций, расширители 5 - 7,делитель-распределитель 8, элементы ИИЛИ 9, первый элемент ИЛИ 10, элементзадержки 11, накопители 12 и 13, регистр 14 сдвига, узел 15 перезаписисигналов несоответствия, элемент запрета 16, коммутатор 17, триггеры 18 и19, блок 20 индикации, дополнительныеэлемента И 21 - 23, элемент И 24,содержащий первый и второй элементыИ 25 и 26, второй элемент ИЛИ 27.Устройство работает следующим образом.В состоянии синхронизации импульсытактовой частоты с выхода формирователя 1 через элемент запрета 16 поступают на.вход делителя-распределителя 8,осуществляющего деление частоты сле,дования тактовых импульсов до частотыследования циклов,5 1 О 15 20 25 На первом - пятом выходах регистра14 сдвига формируются импульсы, задержанные относительно выходного импульса делителя-распределителя 8 насдин - пять периодов тактовой частотысоответственно. На вход блока 2 опробывания импульсных позиций в режимесинхронизма с выхода делителя-распределителя 8 через первый элемент ИЛИ 1035поступает опробывающий сигнал с частотой следования цикла, а на входы блоков3 и 4 опробывания импульсных позицийс выходов элемента задержки 11 поступают такие же последовательности имЩпульсов, но задержанные на один и двапериода тактовой частоты соответственно.В установившемся режиме (в режимесинхронизма) блок 2 опробывания импульсных позиций опробывает чередующиеся 45символы 1-0 - 1-0синхросигнала цикла, а блоки 3 и 4 опробывания импульсных позиций опробывают символы, чередующиеся по случайному закойу. Еслиблок 2 опробывания импульсных позицийопробывает пары символов, среди которых имеются пары одинаковых символов,разделенных временем цикла, то на выходе блока 2 опробывания импульсныхпозиций формируются импульсы несоответствия опробываемых символом символамсинхросигналацикла(сигнал ошибки).В случае отсутствия на выхоце блока 2 опробывания импульсных позиций сигнала ошибкипри опрабывании пары символов, разде- - ленных временем цикла, на выходе первого дополнительного элемента И 21 формируется сигнал синхронизма т.е. сигнал соответствия опробываемых сим волов символам синхрасигнала цикла, Сигналы ошибок поступают на вход первого накопителя 12, а сигналы сыхронизма поступают на вход второго накопителя 13 (сигналав синхронизма). 1 О При частоте следования сигналов ошибки, большей частоты следования сигналов синхронизма, первым заполняется первый накопитель 12. Сигнал с выхода первого накопителя 12 разрешает поступление 15 сигнала ошибки через коммутатор 17 на вход второго триггера 19. Последний устанавливается в состояние, при котором сигнал с выхода второго элемента ИЛИ 27 через третий дополнительный элемент И 23 устанавливает накопители 12 и 13 в исходное состояние, Таким образом, в режиме синхронизма, при котором частата следования сигналов синхронизма ,выше частоты следования сигналов аши 25 бок, второй накопитель 13 сигналов синхронизма заполняется раньше первого накопителя 12. Это обеспечивает систематический сброс первого накопителя 12 и исходное состояние и пре- Зо датвращает переход устройства в режим поиска (сбой синхронизма) при искажениях последовательности синхросимволов. Сигналами с одного из выходов коммутатора 17 или с выхода вто рого накопителя 13 первый триггер 18 переводится в ".аответствующее состояние, обеспечивающее соответственно установление режима поиска или режима синхронизма. Сигнал с выхода пер ваго триггера 18 поступает на входы второго дополнительного элемента И 26 и элемента И 25, а также на вход блока 20 индикации с помощью которого индицируется режим работы устройства (по иск или синхронизм). Индикация режима работы позволяет оценить степень помехоустойчивости синхранизма по циклам и принять необходимые меры па повышению верности приема символов группово О го сигнала (например, путем более тщательного подбора порога отсечки шумового сигнала, изменения ориентации антенны и т.п,). Таким образом, устройство синхронизации по циклам обеспечивает повышение помехоустойчивости при уменьшении соотношения сигнал/шум на его входе. 34 бформула изобретения1. Устройство синхронизации по циклам па авт. св. М 565402, о т л ич а ю щ е е с я тем, что, с цельюповышения помехоустойчивости, введеныпервый и второй дополнительные элементы И, второй накопитель, последовательно соединенные первый триггер иблок индикации, а также второй элементИЛИ и последовательно соединенныекоммутатор, второй триггер и третийдополнительный элемент И, выход которого подключен к установочным входампервого и второго накопителей, выходыкоторых подключены к первому и второму управляющим входам коммутатора,к первому разрешающему входу которого, а также к первому входу второгоэлемента ИЛИ подключен выход первогоблока опрабывания импульсных позиций,а к второму разрешающему входу коммутатора, входу второго накопителя ивторому входу второго элемента ИЛИчерез первый дополнительный элемент Иподключен второй выход первого расширителя, при этом выход второго элементаИЛИ подключен к второму входу третьегодополнительного элемента И, выход второго накопителя подключен к второму входу второго триггера и первому входупервого триггера, к второму входу которого подключен второй выход коммутатора, а выход первого триггера подключен к второму входу элемента И и первому входу второго дополнительного элемента И, к второму и третьему входамкоторого подключены выходы первого ивторого расширителей, а выход второгоФдополнительного элемента И подключенк соответствующим входам элемента ИИЛИ, к дополнительному входу которого,а также дополнительному входу узла перезаписисигналов несоответствия подключен дополнительный выход элемента И.2. Устройство по п. 1, о т л и ч аю щ е е с я тем, что элемент И выполнен в виде последовательно соединенныхпервого и второго элементов И, при этомвходы первого элемента И являются пер-,вым и вторым входами элемента И, входвторого элемента И является третьим входомэлемента И, а выходы первого и второго элементов И являются соответственно дополнительным выходом и выходом элемента И.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМ 565402, кл. Н 04 Ь 7/08, 197444134 Тираж 688 Государственного ко делам изобретений и Москва, Ж, Рауш Питета СССРоткрытий Заказ 5 Ъ,э 877В 1.1 ИИП исное по 035