Устройство синхронизации по циклам

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СфветсиикСоциапистичесникРесиубпин и 944135(54) УСТРОЙСТВО СИНХРОНИЗАЦИИ ПО ЦИКЛАМ 1Устройство относится к многоканаль- ной электросвязи и может быть использовано в цифровых системах передачи для синхронизации по циклам.Известно устройство цикловой синхронизации, содержащее последовательно сое 5 диненные регистр сдвига, дешифратор, первый анализатор и первый накопитель, к другому входу которого, через второй накопитель, подключен другой выход первого анализатора, а выход - к одному из входов дешифратора непосредственно и через последовательно соединенные второй анализатор, блок управления и делитель частоты, выход которого подключен к другому входу второго анализатора, а выход элемента И подключен через генераторный блок к другому вхоцу первого анализатора, а выход группового сигнала регистра сдвига, через измери тель вероятности искажения сигнала соединен с дополнительным управляющим входом первого накопителя,. причем на управляющие входы регистра сдвига, делителя частоты и генераторного блокаподан сигнал тактовой частоты 111.Известно так же устройство синхроызации по циклам, содержащее последовательно соединенные регистр сдвига, дв-шифратор, первый анализатор и первыйнакопитель, последовательно соединенныевторой анализатор и второй накопитель,к входу Сброс которого подключен выходпервого накопителя, а также элемент И,триггер и генераторное оборудование,первый выход которого подсоединен кпервому входу второго анализатора, авторой выход которого подсоединен кпервому входу второго анализатора, авторой выход ко второму входу первогоанализатора ( 2,Однако это.устройство не обеспечивает уменьшения времени восстановлениясинхрондзма и высокой помехозащищенности при истинных сбоях, так как фазирование .генераторного оборудованияпроисходит только при заполнении первого накопителя.3 9441Пень изобретения - повышение помехозащищенности,Цель достигается тем, что в устрой .ство синхронизации по циклам, содержащее последовательно соединенные регистрсдвига, дешифратор, первый анализатори первый накопитель, последовательносоединенные второй анализатор и второйЮ (Гнакопитель, к входу Сброс которогоподключен выход первого накопителя, а 1 отакже элемент И, триггер и генераторное оборудование, первый выход которогоподсоединен к первому входу второгоанализатора, а второй выход - к второмувходу первого анализатора, введены последовательно соединенные первый дешифратор искажений и второй дешифраторискажений, первый и второй выходы которого подсоединены к первому и второму входу. элемента И, к третьему входу 20которого подсоединен второй выходпервого дешифратора искажений, первыйвход которого подключен к входу регистра сдвига и является входом устройства, а второй вход подключен к25третьему выходу генераторного оборудования к первому и второму входамкоторого подключены соответствующиевыходы триггера, первый вход которогоподключен к выходу первого накопите Оля, а.второй вход подключен к выходувторого накопителя и входу Сброс" первого накопителя, при этом выход регистра сдвига подсоединен к второмувходу второго дешифратора искажений, авыход элемента И подсоединен ко второму входу второго анализатора.На чертеже приведена структурноэлектрическая схема устройства,Устройство цикловой синхронизациисодержит регистр сдвига 1, дешифраторы искажений 2 и 3, дешифратор 4,анализатор 5, элемент И 6, анализатор7, накопители 8 и 9,триггер 10 иблок 11 генераторного оборудования.Дешифратор искажений 2 содержитсчетчик 12, инверторы 13 и 14, элементы И-НЕ 15-18.Дешифратор искажений 3 содержитэлементы И-НЕ 19-25 и элемент ИЛИ 26.5.Устройство работает следующим образом.В режиме поиска состояния синхронизма накопитель 8 не заполнен, а накопитель 9,заполнен, и импульс с выхода последнего подается на второй входтриггера 10 и на его первом выходеформируется сигнал управления, который 3 ) фподается на первый вход блока 11, На выходе (2) блока 11 сигнал управления отсутствует и элементы (2,3,6,7,9) отключены от блока 11.Регистр сдвига 1 и дешифратор 4 ре-, гистрирует истинную синхрогруппу (для конкретности синхрогруппу вида 10011011), и с выхода дешифратора 4 импульс по,ступает на первый вход анализатора 5. При одновременном поступлении на (1) и (2) входы анализатора 5 импульсов от блока 11 и дешифратора 4 с его выхода подается импульс, который записывается в накопитель 8, По его заполнении выходной импульс сбрасывает накопитель 9 в нулевое состояние, Этот же импульс поступает на первый вход триггера 10, последний срабатывает и формирует на своем выходе сигнал управления, который подается на вход блока 11 и с его первого выхода импульсы с частотой цикла поступают на первый вход анализатора 7. Таким образом, приемник переходит в режим синхронизма. В этом состоянии накопитель 8 заполнен и с выхода (2) блока 11 на второй вход анализатора 5 импульсная последовательность с тактовой частотой линейного цифрового сигнала не поступает, так как сигнал управления на первом выходе триггера 10 отсутствует и в работе находятся регистр одвига 1, дешифратор искажений 2 и 3 и элемент И 6, анализатор 7 и накопитель 9. В каждом цикле передачи с помощью этих блоков осуществляется опознавание синхрогруппы. На выходе элемента И 6 в каждом цикле передачи появляется импульс, который подается на второй вход анализатора 7, на первый вход которого воздействует импульсная последовательность с частотой появления синхрогруппы, которая поступает с первого выхода блока 11, В состоянии синхронизма блок 11 работает автономно. Импульсные последовательности 1,2., поступают на канальный распределитель, где обеспечивают плавильную селекцию ЛЦС.При возникновении цифровых ошибок (ложный сбой синхронизма) регистр сдвига 1, дешифраторы искажений 2 и 3 и элемент И 6 не реагируют на определенные виды разрушений синхрогруппы. В данном варианте допускается не более двух искажений символов синхрогруппы, чем и обеспечивается повышение помехозащищенности системы цикловой синхронизации без изменения ее быстродействия.94415Как при ложном сбое синхронизма(возникновение цифровых ошибок), так ипри истинном сбое синхронизма. (временной сдвиг импульсной последовательностине менее чем на один тактовый интервал ЛЦС относительно соответствующейимпульсной последовательности блока 11)возможны две ситуации: при искажениитрех и более единиц или трех нулей всинхрогруппе на втором выходе дешифратора искажений 2 "О"; при искаженийдвух и более нулей и хотя бы однойединицы или двух и более единиц и хотябы одного нуля на первом выходе дешифратора искажений 3 "О". 15Дешифратор искажений 2 управляетсясигналами с блока 11 и начинает работать с приходом первого разряда синхрогруппы и заканчивает работу послеприхода последнего разряда синхрогруппы.В случае хотя бы одной из ситуацийна выходе элемента И 6 нуль, которыйпоступает на второй вход анализатора 7,на первый вход которого воздействует 2импульсная последовательность с частотой появления синхрогруппы. Это объясняется тем, что в состоянии синхронизма накойитель 8 заполнен, вследствие чего на второй вход блока 1 1 воз- З 0действует сигнал управления триггера 10.На выходе анализатора 7 появляетсяимпульс, который записывается в накопитель 9, и по его заполнении с выходаподается сигнал на второй вход триггера 10. На первом выходе триггера 10формируется сигнал управления, которымосуществляется фазирование блока 1 1 и,кроме того, импульсная последовательность с ЛЦС через блок 11 поступает на 40второй вход анализатора 5, а импульсная последовательность с частотой появления синхрогруппы на первый вход анализатора 7 не поступает. Одновременносигнал с выхода накопителя 9 сбрасывает накопитель 8 в нулевое состояние иустройство синхронизации по циклам переходит в режим поиска,При одновременном искажении двух и более нулей и хотя бы одной единицы и0 при одновременном искажении двух и более единиц и хотя бы одного нуля, т.е, при наличии трех и более искажений в синхрогруппе на одном из выходов дешифратора искажений 3 "0".При искажении трех и более единиц или трех нулей в синхрогруппе, на выходе дешифратора искажений 2 "0". З 5 6Все выходы дешифраторов искажений2 и 3 подаются на входы трехвходовогологического элемента И 6, Достаточноодного нуля на входе этого элементаИ 6, как на его выходе ноль.Счетчик 12 управляется сигналами сблока 11. Счетчик 12 начинает считывание нулей с приходом первого разряда синхрогруппы и заканчивает счет нулей после прихода последнего разрядасинхрогруппы,Данное устройство синхронизации поциклам позволяет существенно повыситьпомехозащищенность при допустимых иокажениях символов синхрогруппы,фор мула изобретенияУстройство синхронизации по циклам,содержащее последовательно .соединенныерегистр сдвига, дешифратор, первый анализатор и первый накопитель, последовательно соединенные второй анализатор ивторой накопитель, к входу Сброс которого подключен выход первого накопителя,а также элемент И, триггер и генераторное оборудование, первый выход которогоподсоединен к первому входу второгоанализатора, а второй выход - к второмувходу первого анализатора, о т л ич а -ю щ е е с я тем, что, с целью повышения помехозащищенности, введены последовательно соединенные первый дешифратор искажений и иторой дешифраторискажений, первый и второй выходы которого подсоединены к первому и второму входу элемента И, к третьему входукоторого подсоединен второй выход первого дешифратора искажений, первый входкоторого подключен к входу регистрасдвига и является входом устройства, авторой вход подключен к третьему выходу генераторного оборудования, к первому и второму входам которого подключены соответствующие выходы триггера,первый вход которого подключен к выходу первого накопителя, а второй входподключен к выходу второго накопителяи входу Сброс первого накопителя, приэтом. выход регистра сдвига подсоединенк второму входу второго дешифратора искажений, а выход элемента И подсоединен к второму входу второго анализатора.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР661836, кл. Н 04 Ь 7/08, 1977.2, Левин Л. С, и Плоткин М. А,Основы построения цифровых систем передачи. М., "Связь", 1975, с. 119,рис. 4 з 2 (прототип).044135 илила ППП "Патент", г. Ужгороц, ул. Проектна ВНИИПИ Заказ 5158/7 с Тираж 6 одпис