Аналого-цифровой преобразователь

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик и)938396(51)М. Кл, Н 03 К 13/175 фктударсткхюи 6 камвтет ЧСФР аю делам лзабретеннй н втхрцтвй( 54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ 1Изобретение относится к импульсной технике и может быть использовано в преобразователях, входящих в систему регистрации быстропротеквюших процессов, а также в высокоскоростных цифровых приборах.Известен конвейерный аналоге-цифровой преобразователь, содержащий блоки сравнения, ключи, линии задержки, шифратор и сумматор напряжений, причем преобразуемый сигнал подается одновременно на блок сравнения и линию задержки, подключенную к одному из входов сумматора, Нв вторые входы блоков сравнения подключены эталонные нвлряжения, выхо ды блоков сравнения соединены с управляющими входами ключей и входами шифратора, через которые подключаются эталонные напряжения с обратным знаком на второй вход сумматора. гоКаждый блок сравнения осуществляет сравнение входного сигнала своим эталон ном, Значения эталонов в блоках сравнения разливаются на заданное число кван 2тов, выходные сигналы блоков сравненияуправляют ключами, при этом нв входсумматора подается только эталон,соот-ветствующий сработавшему блоку сравненния с максимальным эталонным нвпряже;.нием, а остальные ключи не срабатывают.Зв счет линии задержки происходит синхронизация моментов прихода на входсумматора эталонного и входного сигналов 1,11.Недостатками преобразователя являются невысокая точность из за того, чтовходной сигнал проходит через линию задержки, в результате чего происходитискажение сигнала, и низкое быстродействие из за нал;ичия линий задержек.Кроме того, в данном устройстве на- рушается синхронизация из-юа неодновременного поступления на входы сумматоравходного сигнала и эталонного напряженияза счет разброса параметров линий задержки, достигающих, :30%.Наиболее близким к изобретению по технической сущности является анвлого 938396цифровой преобразователь (АЦП), использующий принцип стробирования фна летуи содержащий набор делителей типа напряжения, сложные компараторы, обладающиепамятью типа триггеразащелки,логические элементы, выполняющие фуюцию антисовпадений, постоянную памятьна основе диодной матрицы, блок управления, выходной регистр-, причем, первыевходы компараторов соединены с делителем напряжения, вторые - с блоком1управления, третьи - со входом преобразуемого сигнвда, выходы компараторов соединены со входами логическихэлементов аитисовпадений, выходы кото.рых подключены к диодной матрице,ИМЕЮЩЕЙ ВЫХОДЫ, СОЕДИНЕННЫЕ С ВЫХОДным регистром.Процесс преобразования в таком АЦПсостоит в образовании с помощью набора 2 фкомпараторов и дополйительной логичеокой цепи адресного импульса, которыйсчитывает из. постоянной памяти нужныйрезультат. Наличие схемы стробированияпозволяет принудительно устанавливать навыходекомпаратора одно фиксированное;состояние независимо от изменения входного сигнала в промежутках между сосед-ними стробами, а наличие триггерной памяти фиксирует на выходекомпаратора 30то логическое состояние, в котором оннаходился в момент подачи на триггерразрешающего потенциала 2.Недостатками преобразователя явля-,ются сложность схемного решения из за35наличия блока управления, постоянной памяти, которая должна иметь все возможные комбинации в требуемом порядке,неоднозначность моментов срабатыванияе,Щ. триггеров при подаче на них разрешающего сигнала, когда на входах компараторовдействует один и тот же сигнал, потеряинформации в промежутках между соседи,к,ми стробами, а также низкое быстродействие,Цель;-изобретения - повышение точности и увеличения быстродействия преобразования,Поставленная цель достигается, тем,что аналог цифровой преобразователь.,содержащий триггеры регистра, компараторы, первые -входы которых соединены свыходами делителя напряжения, вторыевходы ф с шиной Входного сиг нала у и ВыфХОДЫ СОЕДИНЕНЫ С ПЕРВЫМИ ВХОЩВ.И СООЗЪ-Ветствующих элементов антисовпадений,вторае входы которых соединены с выходами предшествую 1 цих компараторов, а второй вход старшего элемента антисовпадений соединен с обшей шиной, введенывычитатели элемент НЕ, формирователикоротких импульсов, усилитель напряжения и элемент ИЛИ, входы которого через формирователи коротких импульсовсоединены с соответствукяцими выходами1комцараторов, а выход соединен со счет 1ными входами триггеров регистра, приэтом первые входы вычитателей соединеныс шиной входного сигнала, вторые входыс выходами делителей напряжения, управляющие входы вычитателей, кроме нулево,-го, соединены с выходом соответствующего элемента антисовпадения и с Р -входом соответствующего триггера регистра,а выходы соединенй с соответствующимивходами усилителя напряжения, при атомуправляющий вход нулевого вычитателясоединен через элемент НЕ с выходомпервого хомпаратора, причем, шинафСброс" соединена с К -входами триггеров регистра, а выход усилителя напряжения соединен с шиной перехода на следующую декаду,На чертеже представлена структурнаясхема одной декады АЦП.Устройство состоит мз делителя 1напряжения, компараторов 2, алементов 3антисовпадений,элемента НЕ 4, формирователей 5 коротких импульсов, элементаИЛИ 6, вычитателей 7 (О, - 0 ), триггеров регистра 8, усилителя 9 напряжения.Устройство работает следующим образом,Входной нормированный сигнал подает-ся одновременно на компараторы 2.и вычитатели 7 первой старшей декады. Каж.дый из компараторов осуществляет сравнение входного сигнала с своим эталоном. Значения эталонов компараторовразличаются на заданное число квантов,которые Выбираются в соответствии снормированным сигналом. В нашем случаеквант равен Он: 10, Если компараторсработает0,) 0), то выходныесигналы этих компараторов поступают нацепочку элементов 3, которые преобразуют их таким образом, что выходной сигнал, соответствующий ф 1 ф, остается только на одной шине, которая соответствуетнаивысшему номеру сработавшего компаратора; Этот сигнал является одновременноразрешающим и информационным. Разрешающим для выдачи результата вычитания0-0) на усилитель 9, у которого коэффициент усиления равен 10, Инчитания, так как этот процесс осуществляется одновременно с сравнением, и разность между входным напряжением иэталоном всегла готова к подключениюна вход усилителя, и все операции кодирования выполняются одновременно. Аналого-цифровой преобразователь, содержащий триггеры регистра, компарато,- ры, первые входы которых соединены с выходами делителя напряжения, вторые входы - с диной входного сигнала, а выходы соединены с первыми входами соответствующих элементов антисовпадений, вторые входы которых соединены с выходами предшествующих компараторов, а второй вход старшего элемента антисовпадений соединен с общей шиной, о т л ич а ю ш и й с я тем, что, с целью ловы щения точности и увеличения быстродействия преобразования, введены вычитатели, элемент НЕ, формирователи коротких импульсов, усилитель напряжения и элемент ИЛИ, входы которого через формирователи коротких импульсов соединены с соответствующими выходами компараторов, а выход соединен со счетными входами триггеров регистра, при этом первые входы вычитателей соединены с ши- ной входного сигнала, вторые входы,- с выходами делителей напряжения, управляющие входы вычитателей, кроме нулевого, соединены с выходом соответствующего элемента антисовпадення и с,Э-входом соответствующего триггера регистра, а выходы соединены с соответствующими входами усилителя напряжения, при этом управляющий вход нулевого вычитателя соединен через элемент НЕ с выходом первого компаратора, причем шина "Сброс" соединена с Р, -входами триггеров регистра, а выход усилителя напряжения соединен с шиной перехода на следующую декаду. Источники информациипринятые во внимание при экспертизе1. Гитис Э,И. Преобразователи информации для электронных цифровых вычислительных устройств, М., Энергия", 1970, с, 314-318.2, "Зарубежная радиоэлектроника, 1975, Л 1,. с. 88, 89 (прототип). 5 93839 формационным для выходного регистра 8. Усиленный сигнал подается на следующую декаду для дальнейшего преобразования, которая выполнена по такой же схеме, как и старшая декада, за исключением э делителя 1 напряжения, который является обцвм для всех декад.Преобразование входного сигнала каждой декады, величина которого меньшекванта эталонного напряжения осушествляется при помощи нулевого вычитателя. В этом случае ни один из компараторов не срабатывает и первый компаратор через элемент НЕ 4 дает разрешение на подключение входного сигнала ко входу усилителя напряжения. Дальнейшее преобразование в следующей декаде происходит по приведенной выше схеме, Для записи сигнала втриггеры регистра используются короткие импульсы, сформи рованные формирователями 5 из перепада уровня напряжения в момент переключения компараторов в состояние логиче кого "О" или "1". Эти синхроимпульсы через элемент ИЛИ поступают на счет- ные входы триггеров регистра и приводят установку триггеров в состояние в зависимости от информации на Р -входах.Точность преобразования увеличивает- ся эа счет того, что в устройстве всеу да срабатывает только один компаратор в каждой декаде и производится запись нформации в выходной регистр. Сработавший компаратор является источником стробирующего сигнала. Кроме того, в компараторах существует эона неопределенности. При подходе сигнала к порогу срабатывания на выходе компаратора эоэникает колебательный процесс. При этом возникают большие трудности при 40 считывании кода, связанные с возможностью возникновения погрешностей типа неопределенности считывания. С этой точки зрения в устройстве с помощью формирователя выделяется только один сиг- а 5 нал соответствующий этому моменту переключения компаратора.В предлагаемом устройстве исключена возможность потери информации между соседними стробами, как это наблюдается 0 в известном, потому что компараторы непрерывно следят за превышением сигналом заданного минимального порогового уровня.В предложенном устройстве нет потери времени на выполнение операции выформула из обретения