Вычмслительное устройство

Союз Соаетскик Социалистических Республик. Кл06 0 7/1 тосударстееннмй камнтет Сеаата Мнннстраа СССР,аа делам нзааретеей н открытей45) Дата опубликования о ния 24.02.7 елидзе, Г. Б. Чхеидзе, Е, И. Рабинович, Г. Н. Габашвил и Р. И. Кахидзе торыобретенн Т кий филиал Всесоюзного научно-исследовинститута метрологии им, Д. И. Менделее ког(71) Заявит 54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО техточни котор Йзобретение относится к области вычислительной и измерительной техники.Известны вычислительные устройства, в которых с целью выполнения множитепьноделительных операций над многими входными сигналами используются последовательно-параллельно соединенные множительно-делительные блоки.Одно из известных устройств содержит .общий импульсный трансформатор, первичная обмотка которого воспринимает выходные импульсы временного модулятора, а вторичные обмотки управляют ключевыми триодами амплитудных модуляторов и в том числе амплитудного модулятора, входящего в состав временного модулятора. Каждый из амплитудных модуляторов содержит ключевой триод, выходной делитель напряжения и выходной резисторно-емкостной фильтр.Другое известное устройство содержит два компаратора, два входа первого из которых и один вход второго соединены с исками входных сигналов, и фильтр, выход ого соединен со вторым входом второго компаратора, Кроме того, устройство содержит фиксатор напряжения, входы которогосоединены с выходами компараторов, а вьвход подключен ко входу фильтра.Известно также наиболее близкое по5 ннческой сущности к данному изобретениюивычислительное устройство, содержащее нечетное число множитепьно-делительных блоков, пара информационных входов каждого изкоторых является входами устройства, крощо ме последнего множительно-делительногоблока, вкотором один из информационныхвходов является выходом устройства, управляющий выход каждого нечетного множительно-делитепьного блока, кроме последнего, и соединен с первыми управляющими входамисобственного и последующего четного. множительно-делительного блока, управляющийвыход каждого четного множительно-депительного блока соединен со вторыми уп равляюшими аходами собственного и последуюшего нечетного множитепьно-делительного блока, а управляющий вход последнегомножительна-делитепьного блока соединенс собственным первым управляющим входом, И с вторым управляющим входом первого множительно-целительного блока и с выходом устройства.Основными недостатками указанных известных устройств являются низкая точность, надежность и технологичность, обусловленные зависимостью разброса параметров элементов, их характеристик и коэффициента передачи от изменения температуры.Цель изобретения в повышении точности, технологичности и надежности устройства за счет термокомпенсации при больших управляющих сигналах, температурной стабилиоации коэффициентов передачи управляемых проводимостей, ик .характеристик и разброса параметров элементов при изменении температур. Это достигается тем, что каждый множи = тельно-целительный блок содержит термокомпенсируюшае и резистивные элементы и эле менты с управляемой проводимостью, соединенные в два термореэистивных моста, связанных обшим терморезистивным плечом, два линейных преобразователя, выходы которых связаны с управляющим входом со-25 ответствующего элемента с управляемой проводимостью, параллельно каждому из которых включен термокомпенсируюший элемент, а также усилитель и компаратор, входы кото.30 рого соединены с первыми выводами элементов с управляемой проводимостьювключенными в одно иэ плеч соответствукипего терморезистивного моста, вторые выводы элементов с управляемой проводимостью,35 вывод общего термореэистивного плеча и один вывод диагонали каждого терморезистивного моста, соединены с шиной нулевого потенциала, другие выводы диагоналей терморезистивных мостов соединены с информационными входами .множитеаьно-делительного блока, выход компаратора через усилитель связан с управляющим выходом множительноделительного блока, а входы линейньгх преобразователей подключены соответственно к первому и второму управляющим входам множительно-делительного блока.На чертеже представлена принципиальная схема вычислительного устройства, выполненная согласно данному изобретению,Устройство содержит множительно-дели- тельные блоки 1, информационные входы 2 устройства, выход 3 устройства, линейные преоразователи 4, 5, элементы 6, 7 с управляемой проводимостью, термокомпенсирую-шие элементы 8, 9 компаратор 10, усилитель 11, реэистивные элементы 12, 13, 14, 15, терморезистивное плечо 16, содержащее резистор 17 и терморезистор 18, управляющий выход 19 множительно-дели- тельного блока, первый 20 и второй 21 уп равляюшие г ходы множительно-делительного блока.Работает устройство следующим образом.Все множительно-делительные блоки 1 образованы двумя терморезистивными мостами, причем последний множительно-делительный блок 1 отличается от всех предыдушнх способом формирования компенсационных сигналов.В множительно-делительных блоках 1, кроме последнего, формирование компенсационного сигнала осуществляется соединением управляющего выхода 19 через линейный преобразователь 4 к входу элемента 6 с управляемой проводимостью, которому параллельно подключен термокомпенсирующий элемент 8, Один иэ выходов элемента с управляемой проводимостью 6 подключенк первому входу компаратора 10 ко второму входу которого присоединен один из выходов элемента с управляемой проводимостью 7, параллельно зашунтированного термокомпенсируюшим элементом 9, Под действием входных сигналов Х и У, подключенных к входам 2 устройства и управляющих сигналов 86(,8), Ь (81, вырабатываемых элементами с управляемой проводимостью 6 и 7, условие компенсации примет вид , 8(8,)ГТ)З (8,1 Г (В )х,Ы ИИз выражения (1) следует, что всякое изменение входных информационных переменных А,ц, Ь 8) вызывает разбаланс множительно-делительных блоков 1. При этом, компенсационная цепь вырабатывает управляющий сигнал 3, который, воздействуя на элементы 6, 7 с управляемой проводимостью, приводит множнтельна-делитель 6ные блоки 1 в равновесное состояние.И последнем множительно-делительном блоке 1 управляющий выход 19 соединен через линейный преобразователь 4 с элемен том управляемой проводимости 6 и соединен с выводом диагонали выходного терморезистивного моста, общая точка резисторов 14, 15, к котороМу подключен выход 3 устройства, Такое соединение позволяет реализовать компенсатор выходного сигнала элементом с управляемой проводимостью 7, т.е.Вбр ( фф 4) ц 6( фт 1+11 (д) где,Ж - выходной сигнал.Параллельное включение термокомпенсируюшнх элементов 8, 9 и терморезистора 18 соответственно к элементам с управляемой проводимостью 6, 7 и резистору 17 обеспечивает термокомпенсацию и термостабилизацию положения рабочей точки и снижение596964 Ве.Х аз 1144/48 Тираж 826 ЦНИИПИ Государственного комитета по делам изобретений и 113035, Москва, Ж-ЗБ, Раушская