Микропрограммное устройство управления

Сфез СоветскикСоциалистичвскикреспублик ОП ИСАНИЕИЗОВРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ п 1935959(22) Заявлено 07.07,80 (21) 2995857/18-2 Йс присоединением заявки РЙ(ы)м. Кл.0 06 Р 9 Л 2 Ркудэрстеонвй кэнитет СССР ве дэлен забретеняй я этэрытяй(5 Й) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ Изобретение относится к вычислительной технике и может быть использовано в универсальных и специализированных цифровых вычислительных машинах.Известно микропрограммное устройство управления, содержащее память микрокоманд, регистр микрокоманд, дешифратор адреса оперативной памяти, оперативную память, блок реверсивных формирователей тога, дешифратор адреса микрокоманды, регистр адреса микрокоманды, блок усилителей чтения, коммутатор, шифратор и регистр регенерации 1 1.Недостатком устройства является большой объем оборудования и незначительное быстродействие.Наиболее близким к изобретению по технической сущности является микропрограммное устройство управления, содержащее блок памяти микропрограмм, блок проверки условий и регистры адреса 1,2,1. Однако известному устройству присущи низкое быстродействие и сложность;Поставленная цель достигается тем,что в микропрограммное устройство управления, содержащее блок памяти микропрограмм, блок проверки условий идва регистра адреса, причем группаинформационных выходов блока проверки условий соединена с группой информационных входов первого регистра адреса, выходы первого и второго регистФров адреса соединены соответственнос первым и вторым адресными входамиблока памяти микропрограмм, перваягруппа выходов которого соединена спервой группой входов блока проверкиусловий, вторая группа входов которого соединена с группой входов условийустройства, вторая группа выходов блока памяти микропрограмм является группой йнформационных выходов устройства, введены регистр микропрограммы,блок памяти адресов возврата и элелмент НЕ, причем управляющий выход бло 9359 ка проверки условий соединен с установочным входом первого регистра адреса и через элемент НЕ соединен с установочным входом второго регистра адреса, управляющий выход блока памяти микропрограмм соединен с установочным входом регистра микроподпрограммы, выход которого соединен со входом блока памяти адресов возврата, грулпа выходов которого соедине О на с группой информационных входов второго регистра адреса, группа информационных выходов блока проверки условий соединена с .группой информационных входов регистра микропод программы.На фиг. 1 приведена структурнаясхема устройства; на фиг. 2 - блоксхема блока проверки условий.Устройство содержит блок 1 памяти20микропрограмм, регистры 2 и 3 адреса,блок 4 проверки условий, регистр 5микроподпрограммы, блок 6 памяти адресов возврата, элемент НЕ 7, группу25информационных выходов 8 устройстваи группу входов 9 условий устройства,Блок проверки условий содержит дешифраторы 10 и 11, группы элементов И 12 и 13 и элементы ИЛИ 14 и 15.30Устройство работает следующим образом.Когда не происходит обращение кмикроподпрограмме на выходах блока 1с помощью синхронизирующих сигналов 55(не показаны) производится последовательное формирование микрокоманд.Причем операционная часть каждой микрокоманды поступает по выходам 8 воперационные узлы, а адресная часть - фна блок 4 проверки условий, на который по входам 9 поступают также осведомительные сигналы. По результатамсравнения адресной части и осведомительных сигналов формируется адрес 45следующей микрокоманды, который записывается в регистр 2 адреса. При этомсигнал с управляющего выхода блокапроверки условий разрешает чтение информации из регистра 2 адреса, а сиг 50нал с выхода элемента НЕ 7 запрещаетчтение информации из регистра 8 адреса.Рассмотрим работу устройства привыходе на микроподпрограмму. 55Пусть на информационных выходахблока 4 сформирован последний адреспрерываемой программы. Этот адрес с помощью си нх рани зи рующих си г н алов записывается в регистр 2, при этом из блока 1 считывается последняя микрокоманда прерываемой микропрограммы, в управляющем разряде которой записана "1". По фронту сигнала, поступающего с управляющего выхода блока 1 происходит запись в регистр 5 информации, находящейся на его информационных входах, т,е. последнего адреса прерываемой микропрограммы.В следующем такте в регистр 2 адреса записывается адрес первой микрокоманды микроподпрограммы и начинается выполнение микроподпрограммы. Второй и последующие адреса микрокоманд микроподпрограммы Формируются так же как и в основной микроподпрограмме по информационным входам с помощью блока 4.При этом сигнал с управляющего выхода блока 4 разрешает чтение информации из регистра 2, а сигнал с выхода элемента НЕ 7 запрещает чтение информации из регистра 3.По последнему адресу прерванной микропрограммы, записанному в регистре 5 с помощью синхронизирующих сигналов, происходит считывание из блока б и запись в регистр 3 из соответствующей микроподпрограммы.Таким образом при выполнении определенной микроподпрограммы в регистре 3 хранится адрес микрокоманды, с которой необходимо продолжать основную микропрограмму при выходе из микроподпрограммы.В последней микрокоманде микроподпрограммы в адресной части содержитсяпризнак выхода из микроподпрограммы.При этом сигнал с управляющего выходаблока 4 запрещает чтение информациииз регистра 2, а сигнал с выхода элемента НЕ 7 разрешает чтение информации из регистра 3. Следующая микрокоманда считывается по адресу, хранящемуся в регистре 3 и таким образом продолжается выполнение прерванной микропрограммы.Изобретение позволяет получить выигрыш по быстродействию для алгоритмов, в которых из каждой микрокомандывозможен переход на одну микроподпрограмму и переход на микроподпрограмму осуществляется по адресу, записанному в микропрограмме, за счет исключения из блока памяти микропрограмммикрокоманд входа в микроподпрограмму.5 9359 в которых задается адрес возврата иэ ми кроподп ро граммы, г роме то го, и зобретение дает возможность упростить устройство за счет использования значительно меньшего объема блока памяти 5 микропрограмм. Формула изобретения1 ОМикропрограммное устройство управления, содержащее. блок памяти микропрограмм, блок проверки условий и два регистра адреса, причем группа информационных выходов блока проверки ус ловий соединена с группой информационных входов первого регистра адреса, выходы первого и второго регистров адреса соединены соответственно с первым и вторым адресными входами блока памяти микропрограмм, первая группа выходов которого соединена с первой группой входов блока проверки условий, вторая группа входов которого соединена с группой входов, условий 25 устройства, вторая группа выходов блока памяти микропрограмм является группой информационных выходов уст-. 99 6ройства, о т л и ц а ю щ е е с яем, цто, с целью повышения быстродействия и упрощения устройства, внего введены регистр микроподпрограммы, блок памяти адресов возврата иэлемент НЕ, причем управляющий выходблока проверки условий соединен сустановочным входом первого регистраадреса и через элемент НЕ с установочным входом второго регистра адреса, управляющий выход блока памятимикропрограмм соединен с установочным входом регистра микроподпрограммы, выход которого соединен с входомблока памяти адресов возврата, группа выходов которого соединена с груП-пой информационных входов второгорегистра адреса, группа информационных выходов блока проверки условийсоединена с группой информационныхвходов регистра микроподпрограммы,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР8 519711, кл. С 06 Г 9/22, 1974.2. Авторское свидетельство СССРВ 643874, кл, О 06 Г 9/22, 1976,.Кудряшев орректор М. Наро одписное Редактор Т. Паав ав ЪЮ ав ещ аь е эажЗаказ 4213/52ВН филиал ППП "Патент", г. Ужгород, ул. Проектна Составитель МФенова Техред К МыцьоТираж 31ИПИ Государственного копо делам, изобретений и5 Москйа ЖРаушск Питета СССРткрытийя наб. д. 4