Способ подгонки симметричных интегральных схем

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскиСоциалистическиРеспублик и 911633(61) Пополнительное к авт. свид-ву(22) Завалено 01 И 80 (2) 28792 ч 8/18-21 с присоединением заявки йв(51)М. Кл. Н 01 С 17/24 РВудвстюиэб эмтат СССР ае делаю эюбуатейеткрыт 1.8(088.8) Дата опубликования описание 070332 иков, Г,Н.Явнов тт ) СПОСОБ ПОДГОНКИ СИММЕТРИЧНЫ ИНТЕГРАЛЬНЫХ СХЕМдиотехгонки произвараметр с номин измен Особенных интегрие двух оисторов,затем другойминалон симметяетсяроечныых при стью подгонки льных схем яв инаковых подс аждый из коточасти схемы. лучае проиэвод ного параметра алиеем по 4 сти. етод лежит одноВ этомрение выхо е- ча ся и авдо хемы раэИзобретение относится к ранике, а именно к способам подинтегральных схем.Известны способы подгонки интегральных схем, основанные на необратимом изменении величины сопротивленияподстроечного резистора 111,Процесс подгонки предполагает следующие операции: измерение величинывыходного параметра интегральнойсхемы, сравнение его с номиналом идоведение выходного параметра до номинала изменением подстроечного резистора, выполняемый различными физическими методами: абразивным, лазерным, локальным нагревом и др,2ти симметричной схете, который также сравнивается с номиналом 12 1.Недостатком указанного способаявляется больное время подгонки, ко торое.обусловлено необходимостью по ф ледовательной подгонки обоих частейсимметричной схемы.Известен способ подгонки, основаный;на необратимом измерении выходного параметра интегральной схемы иэ тэменением величины сопротивления подстроечного резистора на готовом узле еДля симметричной схемыт 5дят измерение выходного иной части, сравнивают еголом и доводят до номиналаем подстроечного резисторизмеряют выходной параметчасти, сравнивают его с ндоводят до номинала изменестроечного резистора этойПоскольку при групповомизготовления интегральной3 91163 брос между параметрами соседних элементов невелик, а отклонение от номинала может быть значительным, применение параллельной регулировки дает значительное уменьшение времени подгонки, однако, при этом необхо 5 димо подключение измерительных приборов к части с меньшим отклонением выходного параметра от номинала, а затем к другой части. В противном случае настраиваемая интегральная ,схема будет испорчена 33.Недостатком указанного способа подгонки является большое время подгонки, обусловленное необходимостью последовательного изменения подстроечных элементов.Цель изобретения - сокращение вре" мени подгонки,Поставленная цель достигается тем, что в способе подгонки симмет 20 ричных интегральных схем, состоящих из двух идентичных частей с симметрич-ными подстроечными резисторами,включающем измерение выходного параметра каждой части, .сравнение его с номи" налом и доводку до номинального значения изменениемвеличины с симметричных подстроечных резисторов, оп,ределяют выходной параметр части инч36 тегральнои схемы с минимальным отклонением его от номинала, а затеи од" новременно изменяют величины симмет ричных подстроечных резисторов и до" водят их до получения номинала выходного параметра части интегральной Зф схемы с первоначальным отклонением его от номинала, затем изменяют величину подстроечного резистора другой части и доводят до получения номинала, выходного параметра этой части.На фиг. 1 изображена принципиальнаяэлектрическая схена симметричного мультивибратора, подлежащего подгонке; на Фиг,2 - процесс подгонки по известному способу; на фиг.3 - то же, по предлагаемому способу; наФиг,4 - пример конструкции двух резисторов с общей стороной, приспособ"ленных для подгонки по предлагаемомуспособу; на фиг.5 - результат,испарения лазером общей стороны при одновременной подгонке резисторов; на Фиг.б - результат дополнительногоиспарения резистивной пленки резистора 8. 55Рассмотрим процесс подгонки наГ примере симметричной интегральной схемы (фиг. 1), содержащей подстроеч 3 4ные резисторы (фиг,4), Выходными па" раметрами ее являются длительности импульсов обеих частей, определяемых постоянными времениТ,=ВЫ,1 и : ВЗС;угде Г и Г - постоянные времени на0 1 и 0 соответственно.Для осуществления возможности подгонки каждой микросхемы технологически обеспечивают заниженные величины сопротивлений с учетом разброса величин емкостей конденсаторов.В результате измерения параметров7 процесс подгонки по известному способу иллюстрирует Фиг.2, на которой показано изменение длительности импульса во времени в процессе,подгонки (сплошная - 01, пунктир - 0). Последовательность операций следующая, Измеряют длительность импульса одной части (0,1) и сравнивают ее с номиналом (точка 0), измейяют В 1, подгоняя выходной параметр до номинала (участок 0- 1), измеряют выходной параметр другой части (0) и сравнивают его с номиналом (точка 1), изменяат ВЗ, подгоняя выходной параметр до номинала (участок 1-2).Процесс подгонки по предлагаемому способу иллюстрирует фиг.3, где применены те же обозначения. Последова" тельность операций следующая. Измеряют выходной параметр каждой части, сравнивают с .номиналом и между собой (точка О), изменяют одновременно В 2 и ВЗ (Фиг,5), подгоняя .выходной параметр части с меньшим отклонением от номинала (0) до номинального значения (участок 0-1), продолжают изменять В Ъ (фиг.б), подгоняя до номинального значения выходной параметр части 0(участок 1-2).Как видно из сравнения Фиг.2 и Фиг,3 время подгонки сокращается почти в два раза. Для реализации этого способа необходима доработка существующего оборудования или применение специальных резисторов с обцей стороной (фиг.4).Использование предлагаемого способа позволяет значительно сократить время подгонки симметричных интегральных схем без доработки существующего оборудования.Формула изобретенияСпособ подгонки симметричных интегральных схем, состоящих из двух5 91.1633 6 идентичных частей с симметричными интегральной схемы с первоначальным подстроечными резисторами, включаю- отклонением его номинала, а затем щий измерение выходного параметра изменяют величину подстроечного рекаждой части, сравнение его с номи- зистора другой части и доводят до налом и доводку до номинального зна- з полполучения номинала выходного параметчения изменением величины симметрич" ра этой части ных подстроечных резисторов,о т л и ч а- Источники информации, ющ и й с я тем,что,с целью сокращения принятые во внимание при экспертизе времени подгонки, определяют выходной 1. Заявка франции Р 2083455Ф параметр части интегральной схемы с е кл. Н,01 1., опублик. 1972., минимальным отклонением его от номи. Авторское свидетельство СССР нала, затем одновременно изменяют , по эаявке Ю 2534934,кл. Н О 1 С 17/22 величины симметричных подстроечных 12 А 9.78.резисторов и доводят их до получения 3. Патент СОА К 3453781, кл.51-8, номинала выходного параметра части 5 опублик. 08.07.69 1 прототип).911633 ФыХ Составитель Е.КовалеваТехред С.Мигунова Корректор " Била актор Н.Гришанов 3 1110/ дписно ГПП "Патент", г.ужгород, ул,Проектная,1 ф 6 Тираж 78 ИИПИ Государственного к по делам изобретений и 035, Москва, Ж, Раув митета СССткрытий кая наб.,