Шифратор

Союз Советских Социалистических РеспубликСКОМУ СВИ ЬСТВ 3) Допо авт. саид-ву 0 (2) 287 Ио 590825 ительноено 06.02,)М. Кл,11 С 22) Запел 31/18-24 рисоединением зая 6 Гону ный квинтеет елаи изобретена н открытий(72) Автор нзобрете вж ИО- т.т 1. Мялик, В, И. Рыж о 1) Заявите 54) ШИФРАТОР ме ть ходные оде поющийсигнал. ора сигсоса де шифсширение оба за счет обесспользования я факта появгре азования обр Изобретение относится к запоминаюшим устройствам. По основному авт. св. М 590825 известен шифратор, содержащий ячейки памяти, выходы которых подключены к первому входу соответствующих элементов считывания, вторые входы которых подключены к шине разрешения считывания, формироватетти сигналов сброса, выходы которых подключены к входам соответствующих ячеек памяти, дешифратор, формирователи входных сигналов, входы которых. подключены к выходам соответ ствуюших элементов считывания, а выходы - к входам дешифратора и входам ;соответствующих формирователей сигналов сброса, и элементы ИЛИ, первые входы которых соединены с выходами соответствующих. ячеек памяти, кроме первой, второй вход первого элемента ИЛИ соединен с выходом первой ячейки памяти и с третьим входом. последующего элемента считывания, а выходы всех элентов ИЛИ соединены со в рыми входами последующих элементов ЛИ и с тре ими входами после пуюш элемечтоз считывания 11 .При поступлении сигналов а в шины этого шифратора на ег вых является код адреса, соотве ву номеру шины, на которой по илсяЕсли на входные шины ши ат нал не поступает, то коды а реса ветствующих номеров шин на ыхо ратора отсутствуют.При использовании этого фратора в устройствах автоматизирован ых систем управления, контроля и обра ки информации он не может обеспечи преобразование в код уровней сигна в на его входных шинах, что сужает область применения.Бель изобретения - раласти применения шифраторпечения возможности его ине только для фиксированиления сигнала, но и для пв код уровня входных сигналов на его шинах.. Поставленная цель достигается тем, что в шифратор введены компараторы по числу ячеек памяти, генератор тактовых импуль. сов, элемент И, реверсивйый счетчик, доволнительный дешифратор и ифроаналоговый преобразователь, внход оторого подч : ключен к о.дним из входов к аратора,другие входы когорых являю ся входамишифратора, а выходы подключены соответственно ко входам ячеек памяти, выход генератора тактовых импульсов подкаочен к первому входу элемента И, второй вход которого соединен с выходом пос ,педнего элемента ИЛИ, а выход - с одним из входов реверсивного счетчика, другие входы которого соединены с выходами дополнительного дешифратора, вход которого подключен ко входу цифроаналогового преобразователя и выходу реверсивного счетчика, являкицемуся одним иэ выходов шифратора.На чертеже изображена функциональная схема шифратора.Шифратор содержит компаратор 1-3, ячейки 4 6 памяти, элементы 7 9 считывания, формирователи 10-12 входных сигналов, мшифратор13, формирователи 14-16 сигнала сброса, элементы ИЛИ 17 и 18, генератор 19 актовых имцульсов, элемент И 20, реверсивный счетчик 21, цифроаналоговый преобразователь 22, дополнительный дешифратор 23 и шину 24,Выход преобразоважля 22 подкаочен к одним иэ входов компараторов 1-3, другие входы которых являются входами Шифратора, а выходы подключены соотввт ственно ко входам ячеек памяти. Выход генератора 19 подключен к первому входу элемента И 20, второй вход которого соединен с выходом элемента ИЛИ 18, а выход - с одним из входов счетчика 21, другие входы которого соединены с выходами дешифратора 23, вход которого подкаочен ко входу преобразователя 22 и выходу счетчика 21, являющемуся выходом устройства.Шифратор работает сждующим образом.Входные сигналы поступают на один из входов компараторов 1-3, на другие входы которых поступает ступенчатое ли нейно изменяющееся напряжение с выхода. цифроаналогового преобразователя 22, Каждый компаратор имеет выходной сигнал с двумя состояниями. Выходной ,сигнал компаратора прйнимает первое состояние, если входной аналоговый сигнал больше, чем сигнал на выходе цифроанаатового преобразователя 22, а если входной аналоговый сигнал меньше, чем сигнал на выходе цифроаналогового преобразователя 22, то выходной сигнал компаратора принимает второе состояние,т.е. на выходе компаратора в моментравенства уровня входного сигнала с уровнем сигнала с выхода цифроаналогового преобразователя 22 происходит перепад выходкого сигнала компаратрра иэ первогово второе состояние и наоборот. Ячейки4-5 памяти фиксируют этот перепад ивыходными сигналами открывают элементы7-8 считывания, При подаче сигнала нашину Разрешение считывания 24 онпроходит через эжмент 7 считывания ипоступает на формирователь 10 входныхсигналов. Выходной сигнал с формировай теля 10 подается на дешифратор 13 ина формирователь 14 сигналов сброса.На дешифраторе 13 сигнал превршпаетсяв код адреса ячейки 4 памяти и поступает с выхода дещифратора на выход шифд 5 ратора.Сигнал с выхода формирователя 14сигналов сброса попадает на вход ячейки 4 памяги и устанавливает ее в состояние О.Сигнал считывания с шины "Разрешетние считывания 24 через элементы,8 и 9 считьаания не проходит, так какони закрыты запрещающим сигналом, поступающим на один иэ их входов.35После установки в О" ячейки 4 памяти элемент 8 считьвания открывается исигнал с шины Раэрешенюр счигывания24 проходит через формироватеа 11 и15 и дешифратор 13 аналогично сигналу40от элемента 7 считывания. После считьвания адреса ячейки 8 памяти происходит аналогичный процесс .считыванияадреса ячейки 6 памяти. Если на ячейкупамяги входной сигнал не поступил, сьогветствующий элемент считывания не45открывается и код адреса соответствующей ячейки памяти на выходе дешифрагора13 отсутствует,Таким образом, перепады с выходакомпараторов преобразуются в коды адМ ресов ячеек памяти и укаэанные кодывыдаются с. шифратора,Генератор 19 тактовых импульсоввыдает последовательность импульсов через элемент И 20 на вход реверсивного55 счетчика 21, который производит суммирование или вычитание входных импуль.сов в зависимости от сигналов выдаваемых дешифратором 23. Дешифратор 2386048 4После считывания элемент ИЛИ 18снимает запрет на прохождение послэаовательности импульсов через элемент И20, и шифратор продолжает процесс пре, ф образования в код уровней входных сигнаююв;Таким образом, с выхода устройствасчитывается коа адреса входа шифраторас кодом величины уровня входных сигФ палов.Нре цдагаемый шифратор позволяет,кроме опредвжния факта изменения сигнала на его входе, обеспечить фиксирование и преобразование в коц уровней1 В входных сигналов, которые появляютсяна входе шифратора. 5 8настроен на цва состояния реверсивногосчетчика 21, соответствующих числам"О и 6,ц,При числе, равном О дешифратор 23выдает сигнал на реверсивный счетчик, 2обеспечивающий суммирование входныхимпульсов, а при числе, разноминпсмвычитание входных импульсов из результата, зафиксированном в реверсивном счетчике 2 1, ь и соответствуег максимальнойвеличине уровня напряжения, выдаваемогоцифроаналоговым преобразователем 22,Коды чисел, фиксирующиеся реверсивнымсчетчиком 21, выставляются на выходешифратора в виде паралдельных потенци" .альных кодов, несущих информацию обуровне входных сигналов на входах шифратора. Эти же коды подаются на входцифроаналогового преобразователя 22 иобеспечивают выдачу с него ступенча-того линейно изменяющего напряжения,которое увеличивается при суммированиивходных импульсов или уменьшается привычитайии входных импульсов иэ числареверсивным счегчиком 2 1,6 момент равенства уровней одногоидИ нескольких входных сигналов величине напряжения, выдаваемого цифро- .аналоговым преобразователем 22, с одного или нескольких компараторов 1-3снимаются перепады выходных сигналов,которые фиксируются ячейками 4-6 памяти, и сигналы, снимаемые с них черезэлемент ИЛИ 18, дают запрет на прохождение последовательности импульсовс генератора 19 тактовых импульсов через элемент И 20 на вход реверсивногосчетчика 21, когорый останавливает счети обеспечивает фиксирование своего состояния. При подаче сигналовРазрешение считывания производится последовательная выдача кода адреса входовшифратора, на которых произошло равенство уровней входных сигналов с наприжением цифро-аналогового преобразователя 22 и считывание на выход шифратора кода уровня входного сигнала.Останов цифроаналогового преобразователя 22 производится до тех пор, по.ка не произойдет считывание всех адресов ячеек памяти, изменивших свое сосатояние. Формула изобретения36Шифратор по авт. св, И. 590825,о т л и ч а ю щ и й с я тем, что, с целью расширения области его примененияэа счет обеспечения возможности преоб.разования в коц уровней сигналов на входах шифратора, он сааержит компараторыпо числу ячеек. памяти, генератор такто.вых импульсов, элемент И, реверсивныйсчетчик, цополнительный дешифратор ицифроаналоговый преобразователь выходкоторого поцключен к оцним из входовкомпараторов, другие вхоцы которых являются входами шифратора, а выходыподключены соответственно ко входамячеек памяти, выхоц генератора тактовыхфф импульсов. подключен к первому входуэлемента И, второй вход которого соединен с выходом послецнего элементаИЛИ, авыхоц - с одним из входов реверсивного счетчика, другие выходы которофй го соединены с выходами дополнительного цешифратора, вход которого поцкаочен ко входу цифроаналогового преобразователя и выходу реверсивного счетчика,являющемуся одним из выхоаов шифрать 4 Ю ра,Источники информации,принятые во внимание при экспертизе 1, Авторское свицетельство СССР М М 590825, кл. Я 11 С 11/06, 1975886048 Составитель В. Рувач Техред М, Надь орМ. Шаров Редактор Подписноего комитета СССий и открытийкая наб., ц. 4/5 роектн 10566/80 Тираж 648 ВНИИПИ Государственно по делам изобретен 13035, Москва, Ж; Раушс Флииал ППП Патент", г. Ужгород,.у