Устройство для ввода информации

(73) Заявител.ь 54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ Устройство относится к дискретной 1 технике связи, в частности к устрой- ствам ввода двоичной информации.Известно устройство для ввода информацииОднако это устройство имеет низкую достоверность ввода.Наиболее близким к предлагаемому по технической сущности является устройство для ввода информации, содер,о жащее блок считывания, усилитель, блок совпадения, блок памяти, блок вырабатывания пачки импульсов, блок выборки импульсов и блок управления, и основано на сравнении вводимой и эталон 5 ной информации с целью исключения ошибок ввода 2.Недостатком устройства является низкая достоверность ввода информации, так как при наличии тождественных оши" бок как в эталонной, так и в вводимой информации ошибочный символ буде ден. Кроме того, при обнаружении ки необходимо либо остановить вв ереть ошибоч уменьшениюнои потере и иб нформаци о едет, что да ил сим ор-. с ти в маци иост Цель изобретения - повышение надежи устройства.Поставленная цель достигается что в устройство для ввода информ содержащее первый блок считывания, блок совпадения, блок синхронизации, и первый блок памяти, входы которого соединены с одними входами блока совпадения и выходами первого блока считывания, входы которого являются первыми входами устройства, выход блока синхронизации соединен со входами си хронизации первого блока считывания, и первого блока памяти, введены второй блок считывания, второй блок памяти, первый и второй дешифраторы, перьый и второй элементы запрета и блок элементов ИЛИ, выходы котор.о являются выходами устройства, входы второго блока считывания являюттем,ации,нт вве- ошиб- од союзный заочный электротехнический институ3 87751ся вторыми входами устройства, а выходы соединены с входами второго дешифратора, второго блока памяти и другн 1 ми входами блока совпадения, выход.которого соединен с первыми входами пер 5вого и второго элементов запрета, выходы которых соединены с входами первого и второго блоков памяти соответственно, выходы которых соединены свходами блока элементов ИЛИ, аходыпервого дешифратора соединены с входами первого блока памяти, выходы первого и второго дешифраторов соединеныс вторыми входами первого и второгоэлементов запрета соответственна, выход блока синхронизации соединен с.входами синхронизации второго блокасчитывания, второго блока. памяти и первого и второго дешифраторов.4На чертеже представлена структурнаясхема предлагаемого устройства.Устройство содержит первый блок 1считывания, блок 2 синхронизации, второй блок 3 считывания, блок 4 совпадения, первый дешифратор 5 второй дешифратор 6, первый блок 7 памяти, первый элемент 8 запрета, второй элемент.9 запрета, второй блок 10 памяти иблок 1 1 элементов ИЛИ.Устройство работает следующим обра 30зом,Повышение надежности ввода информации достигается путем дополнительнойпроверки вводимой информации по кодовому признаку (четности, нечеткости,веса и т.д,) вводимых, идентичных пото- ЗЗков информации и,промежуточным хранением идентичности пакетов символовинформации со стиранием пакета информации, в котором обнаружен вводимый40символ с ошибкой.В случае, корда при вводе в,идентичных.потоках двоичной информации символы тождественны, и они представляютсобой кодовые последовательности выбранного кода сообщения, т. е, когда 4в каждом из них отсутствует ошибка,сигналы "Ошибка" с выхода блока 4совпадения и с выходов дешифраторов 5и 6 отсутствуют, поэтому и выходов .:элементов 8 и 9 запрета на управляю- Бощие входы блоков 7 и 10 памяти не поступйот сигналы на стирание символов.С приходом с блока 2 синхронизации. иа управляющие входы блоков 7 и 10 памяти тактовых. импульсов (ТИ) символыпоступающих двух потоков идентичнойи тождественной информации поступятна блок 11 элементов ИЛИ, Тогда на 7 4выходах блока 11 элементов ИЛИ будет один поток информации, в символах которого будут отсутствовать ошибки,еВ случае наличий ошибки в символах только одного из потоков информации, например, поступающего с блока 1 считывания, ошибочный символ обнаружится при его посимвольном сравнении в блоке 4 совпадения. Кроме того, ошибочные.символы будут обнаружены дешифратором 5. На входы элемента 8 запрета поступят одновременно с выходов блока 4 совпадения и дешифратора 5 сигналы "Ошибка". С выхода элемента 8 запрета на управляющий вход блока 7 памяти поступает сигнал на стирание символов с ошибкой, запоминание которых осуществлено.Тогда информационные символы с блока 7 памяти при приходе тактовых импульсов с блока 2 синхронизации не будут поступать на входы блока 1 1 элементов ИЛИ, но на другие его входы будут поступать идентичные символы с выхода блока 3 считывания, поскольку в них отсутствуют ошибки.Таким образом, на выходе блока 11 элементов ИЛИ получается .непрерывный поток вводимой информации, в символах которого отсутствуют ошибки. Если ошибки находятся как на выходах блока 1 считывания, так и на выходах блока 3 считывания, но вид ошибки при проверке идентичных символов данных потоков не тождественен, то тогда процесс формирования потока информации, в символах которого отсутствуют ошибки, осуществляется следующим образом.При обнаружении .ошибок в символе потока информации либо с выходов блока 1 считывания, либо блока 3 считы- вания с помощью блока 4 совпадения и дешифраторов 5 и б, с выходов либо элемента 8 запрета, либо элемента 9 запрета на управляющие входы блоков 7 и О памяти поступит сигнал "Ошибка" и ошибочный символ будет стерт.Тогда символы, в которых нет ошиб.ки, с выходов блоков 7 и 10 памяти при поступлении на их входы синхроимпульсов (ТИ) с блока 2 синхронизации поступят на входы блока 11 элементов ИЛИ.Таким образом, с выхода блока 11 элементов ИЛИ в данном случае получаем,непрерывный поток информации, в символах которого отсутствуют ошибки,В случае, когда в потоках информации с выходов блока 1 считывания и выхоуов блока 3 считывания имеются иден877517 тичные символы с тождественным видом ошибки, процесс формирования вводимого потока информации в символах которого отсутствуют ошибки, осуществляется следующим образом,5При поступлении данных символов с выходов блоков 1 и 3 считывания, на входы блока 4 совпадения их посимвольное сравнение не позволит обнаружить ошибочный символ в потоках информации. 1 ООднако при поступлении идентичных символов с выходов блоков 1 и 3 считывания,на входы дешифраторов 5 и.6 их ,проверка по признаку корректирующего кода, в котором представлены символы 1 потоков, позволит обнаружить ошибку в данных символах.Тогда с вьмодов элементов 8 и 9 запрета поступят сигналы "Ошибка" на стирание данных символов, записанных в блоках 7 и 10 памяти.Поэтому при поступлении тактовых импульсов с блока 2 синхронизации и с выходов блоков 7 и 10 памяти данные символы не поступят на входы блока элементов ИЛИ.Таким образом, с выходов элемента ИЛИ получаем поток информации, в символах которого отсутствуют ошибки, а вместо идентичных символов с тождественной ошибкой выдается символ с нулевыми кодовыми посылками.Рассмотренные случаи наличия ошибок во вводимых символах потоков информации М их исправления показывают, что35 при использовании предлагаемого устрой ства можно полностью исключить ввод ошибочных еимволов. Кроме того, как следует из опи40 санного алгоритма работы устроиства, для исправления ошибок не требуется остановки устройства ввода, что позволяет значительно повысить скорость ввода информации. 6формула изобретенияУстройство для ввода информации,Содержащее первый блок считывания,блок совпадения, блок синхронизациии первый блок памяти,. входы которогосоединены с одними входами. блока совпадения и выходами первого. блока считывания, входы которого являются первыми входами устройства, выход блокасинхронизации соединен с входами синхронизации первого блока считыванияи первого блока памяти, о т л и ч аю щ е е с я тем, что, с целью повышения надежности устройства; в неговведены второй блок считывания, второй блок памяти, первый и второй дешифраторы, первый и второй элементызапрета и блок элементов ИЛИ, выходыкоторого являются выходами устройства,входы втррого блока считывания являются вторыми входами устройства, а выходы соединены с входами второго дешифратора, второго блока памяти и другими входами блока совпадения, выходкоторого соединен с первыми входамипервого и второго элементов запрета,выходы которых соединены с входамипервого и второго блоков памяти соответственно, выходы которых соединеныс входами блока элементов ИЛИ, входыпервого дешифратора соединены с входами первого блока памяти, выходы первого и второго дешифраторов,соединены свторыми входами первого и второго элементов запрета соответственно, выходблока синхронизации соединен с входами синхронизации второго блока считывания, второго блока памяти и первогои второго дешифраторов.Источники информации,принятые во внимание прн экспертизе1. Авторское свидетельство СССРР 146338, кл. 21 а 50, 1962.2. Авторское свидетельство СССР9356637,кл.б 06 Г 3/04, 1969 (прототип).Составитель В. ЗаваринРедактор В. Ковач Техред Л,Пекарь Корректор ницкая аказ 965/ ППП "Патент", г. Ужгород, ул. Проектна 87757 фЬТираж 748 ВНИИПИ Государственного по делам изобретений 3035, Москва, 3-35, Рауш