Регистр

1Изобретение относится к цифровой вычислительной технике и может явиться составной частью устройств ЭВМ.Известен регистр, в котором для вы.полнения операций логического сложения илогического умножения требуются отдель- фные двухвходовые логические элементытипа И в каждом разряде 1,Однако это приводит к неэкономичномуиспользованию оборудования,Наиболее близким к предпагаемому нотехнической сущности является регистр,содержащий статические триггеры со схемами парафазной записи иэ двух элементов И и первого элемента НЕ, который5по входу соединен с первым входом перваго элемента И, а по выходу - с первым входом второго элемента И, выходпервого элемента И соединен с единичнымвходом триггера, а выход второго элемента И соединен с нулевым входом тригге.ра, причем, второй вход второго элементаИ соединен с выходом первого элементаИЛИ, первый вход которого соединен с,шиной установки регистра в ноль, а вто рой вход - с шиной команды записи. В известном регистре совмещено выполнение элементарных операций парафазной. записи и установки регистра в ноль на ойих и тех же логических элементах схемы управления 2.Недостатком известного регистра являются его ограниченные функциональные возможности, например, ье выцолняютса операции типа логического сложения и ло гического умножения,Бель изобретения - расширение функциональных воэможностей регистра эа сче 1" выполнения операций логического сложения и умножения и его упрощение.Поставленная цель достигается тем,что в регистр, содержащий первый элемент ИЛИ и ячейки памяти, каждая из которых выполнена на статическом триггере, первом и втором элементах И и нервом эле менте НЕ, вход которого соединен с од ним из входов первого элемента И, а вы ход - с ожим из входов второго эле 3 8601мента И,выходы элементов И подключены ковходам статического. триггера, другие входы вторых элементов И ячеек памяти соединены с выходом первого элемента ИЛИ,один из входов которого соединен с шинойуправления записью, другой вход первогоэлемента ИЛИ подключен к шине установки "О", и числовую шину, введены второйэлемент ИЛИ, второй элемент НЕ и шинууправления лот ическим сложением и умножением, а в каждую ячейку памяти ввдентретий элемент И, выход которого подключен ко входу первого элемента НЕ, одиниз входов третьего элемента И каждойячейки памяти соединен с выходам второго элемента НЕ другой вход третьегоэлемента И каждой ячейки памяти подсоединен к числовой шине;вход второго элемента НЕ соединен с шиной установки "0",третий вход первого элемента ИЛИ соеди 20нен с шиной управления логическим умножением, входы второго элемента ИЛИподключены соответственно к шине управления записью к шине управления логическим сложением, а выходы второго элемента ИЛИ подсоединены к другому входу первого элемента И каждой ячейкипамяти.На чертеже изображена функциональная схема предлагаемого регистра,30Регистр содержит ячейки 1-4 памяти(показаны только четыре ячейки памятирегистра), которые выполнены на статических триггерах 5-8, первых элементахИ 9-12, вторых элементах И 13-16,третьих элементах И 17-20 и первыхэлементах НЕ 21-24, элементы ИЛИ 25 и26, второй элемент НЕ 27, числовуюшину 28, шину 29 установки "0", шину30 управления записью и шины управлениялогическим сложением и умножением 31к 32.Как видно из чертежа, в регистре отсутствуют поразрядные логические элементы типа И-ИЛИ для выполнения операцийлогического сложения и логического умно- ф 5жения, В предлагаемом регистре выполнение этих операций совмещено с выполнением элементарных операций парафазной записи и установки в ноль, при этом триггеры не имеют отдельного дополнительного 50входа установки в ноль,Регистр функционирует следующим образом.Элементарная операция установки регистра в ноль осуществляется подачей Ысигнала на шину 29, в результате чегоэлементы И 17-20 закрываются и формируют на своем выходе "игнал логиче 38ского нуля, который через элементы НЕ21-24 записывается в триггеры 5-8,так как команда установки в ноль черезэлемент ИЛИ 25 поступает на вторые входы элементов И 13-16.Операция парафаэной записи информации осуществляется подачей команды записи на шину 30, которая через элементыИЛИ 25 и 26 поступает на элементы И9 и 13. При этом элемент НЕ 27 формируЮ разрешающий потенциал для элементов И 17-20, поскольку на его вход пошине 29 установки "О" сигнал не поступает,При выполнении операции логическогосложения необходимо предусмотреть поразрядную запись только единичной информации, а поразрядную нулевую информациюзаписывать не нужно. Например, предположим, что в регистре находится число.Х= 0011, а по числовой шине 28 черезэлементы И 17-20 поступает числоХ 1= 1101. После выполнения операции логического сложения ( ) должно получиться в регистре число Х=1111, т.е.Х -- Х 1 Ч Х 1= 0011 Ч 1101 = 1111.В предлагаемом схемном решении запись нуля в третий разряд не происходит,так как сигнал логического сложения пошине 32 через элемент ИЛИ 26 поступает только на элементы И 9-12 единичных входов триггеров 5-8. При выполнении операции логического умножения необходимо предусмотреть поразрядную запись только нулевой информации, а поразрядную единичную информацкю записывать не нужно. Например, если М.=0011, а Х 1=1101, то после выполнения логического умножения ( Л) должно получиться число Х 0001, г.е. Х= =ХЛ Хп 0011 Л 1101=0001, При формировании числа Х первую, вторую и четвертую ячейки памяти (разряды) у числа Х должны остаться беэ изменения, а гре гкй разряд необходимо переключить в нулевое состояние, поскольку у Х третий разряд равен нулю, Операция лагического умножения выколняегся подачей сигнала иа шину 31, которая через элемент ИЛИ 25 поступает на элементы И 13-16 нулевых входов триггеров 5-8 и устанавливает кх в ноль, если в соответствующем разряде числа Х имеется ноль. При выполнении операции логического сложения и умножения элемент НЕ 27 формирует разрешающий потенциал для элементов И 17-20.Расширение функциональных возможностей устройства осуществляется дополнительным выполнением двух логических опе5 8601 раций, в именно: логического сложения и логического умножения, В известных регистрах на выполнение одной операции типа логического сложения и умножения используется один двухвходовой элемент И, объединенный по выходу элементом ИЛИ, т.е. на одну операцию требуется 1,5 двухвходового элемента И,.а на две операции требуется 3 двухвходовых элемента типа И-ИЛИ. В предлагаемом регистре опера ции логического сложения и умножения реализованы на элементах И схемы парвфазной записи, т.е. для их реализации в каждом разряде не требуются дополнительные элементы, и экономия оборудования равняется 3-м элементам И на один разряд, Онако для совмещенного выполнения четырех операций: параллельной записи, установки в ноль, логического сложения и логического умножения требуется одиндополнительный двухвходовый элемент И, поэтому общая экономия оборудования равна двум двухвходовым элементам И нв один разряд регистра.25формула изобретенияРегистр, содержащий первый элемент ИЛИ и ячейки памяти, каждая иэ которых выполнена на статическом тратере, нервом и втором элементах И и первом элементе НЕ, вход которого соединен с одним иэ входов первого элемента И, а выход - с одним из входов второго элемента И, выходы элементов И подключены ко входам статического триггера, другие входы вторых элементов И ячеек памяти сое 38 6динены с выходом первого элемента ИЛИ,один иэ входов которого соединен с шинойуправления записью, другой вход первсюоэлемента ИЛИ подключен к шине установки0", и числовую шину, о г л и ч а ющ и й с я тем, что, с целью расширенияфункциональных воэможностей регистра засчет выпащения операции логического сложения и умножения и его упрощения, в него введены второй элемент ИЛИ, второйэлемент НЕ и шины управления логическимсложением и умножением, а в каждую ячейку памяти введен третий элемент И, выходкоторого подключен ко входу перва о элемента НЕ, один из входов гоетьего элемеигв И каждой ячейки памяти соединен свыходом второго элемента НЕ, другой,вход третьего элемента И каждой ячейкипамяти подсоединен к числовой шине, вхоФвторого элемента НЕ соединен с шинойустановки "Оф, третий вход первого элемента ИЛИ соединен с шиной управлениялогическим умножением, входы . второгоэлемента ИЛИ подключены соответственно к шине управления записью и шине управления логическим сложением, а выходвторого элемента ИЛИ подсоединен к другому входу первого элемента И каждойячейки памяти. Источники информации,принятые во внимание при экспертизе1. Папернов А. А. Логические основыЦВТ. Ф., "Советское радио, 1972,с. 265.2. Авторское свидетельство СССР поэаавке М 2176032/18-24. Филь Текреа Ж.Кастелевич тор Л.Иван еда р тент", г, Ужгород, ул. Проектная Заказ 7556/32 ВНИИПИ Госу по делам и 113035, Иосираж 645венного комний и открЖ, Раушс Подписноеета СССРийя наб., д. 4/5