Преобразователь последовательногокода b параллельный

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВМ ЕТЕЛЬСТВУ Союз Советских Социалистических Республик(23) ПриоритетОпубликовано 300781, Бюллетень Йо 28Дата опубликования описания 30. 07. 81 РОМ, Клз С 06 Г 5/04 Государственный комитет СССР по дедам изобретений и открытий(54) ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО КОДАВ ПАРАЛЛЕЛЬНЫЙ Изобретение относится к автоматике и вычислительной технике и предназначено для преобразования последовательных двоичных кодов, поступающих по линии связи, в параллельный код.Известен преобразователь последовательного кода в параллельный содержащий дешифратор, регистр сдвига, коммутатор, триггер режима, триггер выбора комбинации, счетный триггер, генератор тактовых сигналов, блок формирования сигнала "Конец кодовой комбинации", элемент задержки 11. 15Недостаток этого преобразователя состоит в сложности схемного решения, что требует большого количества оборудования и снижает надежность работы преобразователя, 20 Наиболее близким к предлагаемомупо технической сущности и схемномупостроению является преобразовательпоследовательного кода в параллельный 5содержащий блок приемных регистров,распределитель импульсов и группуэлементов И, входы которых соединеныс разрядными выходами распределителя:импульсов, а выходы соединены с ин формационными входами блока приемныхрегистров ( 21,Недостаток такого преобразователя состоит в относительно низкомбыстродействии, связанном с тем, чтоон не обеспечивает непрерывногоприема информации, поступающей изканала обмена по линии связи, в такте работы канала обмена с вычислительным устройством, которое в процессе обработки информации сбрасывает ее в канал обмена, что снижаетбыстродействие канала обмена и требует наличия дополнительной памятив канале обмена для хранения информации, поступающей с вычислительногоустройства.Цель изобретения - увеличение быстродействия.Указанная цель достигается тем,что в преобразователь последовательного кода в параллельный, содержащийблок приемных регистров, распределитель импульсов и группу элементов И,первые входы которых соединены сразрядными выходами распределителяимпульсов, а выходы соединены с информационными входами блока приемныхрегистров, введены. триггер записи,триггер подготовки, элемент ИЛИ,элемент НЕ и четыре элемента И,причем информационный вход преобразователя подключен к первым входам первого и второго элементов И и через элемент НЕ к первому входу третьего элемента И, вход синхроимпульсов преобразователя соединен со вторыми входами первого и второго элементов И и с первым входом четвертого элемента И, выход первого элемента И подключен к синхровходу и 3 -входу триггера записи, единичный выход ко, торого соединен с третьим входом второго элемента И и вторым входом четвертого элемента И, а нулевой выход подключен к третьему входу .первого элемента И, выход второго элемента И соединен со вторыми входами элементов И группы, выход четвертого элемента И подключен ко входу распределителя импульсов, последний разрядный выход которого подключен к первому входу элемента ИЛИ и к 3-входу триггера подготовки,единичный выход которого соединен со вторым входом третьего элемента И, выход которого подключен к управляющему входу блока приемных регистров, к Й-входу триггера записи и к К -входу триггера подготовки, а также ко второму входу элемента ИЛИ, выход которого соединен с синхровходом триг.гера подготовки.Это позволяет передавать информацию со скоростью ее обработки в канале обмена и не требует наличия дополнительной памяти в канале обмена для хранения обработанной информации, поступающей с вычислительного устройства.На чертеже представлена функциональная схема предлагаемого преобразователя, содержащего блок приемных регистров, обеспечивающий прием и четырехразрядных слов, поступающихв преобразователь в последовательномкоде.Преобразователь последовательногокода в параллельный содержит элементы И 1-8, элемент НЕ 9, элементИЛИ 10, триггер 11 записи, триггер12 подготовки, распределитель 13 импульсов, блок 14 приемных регистров,информационный вход 15, вход 16 синхроимпульсов. Элементы И 5-8 образуют в совокупности группу элементов И 17.Перед началом работы преобразовательприводится в исходное состояние.В результате чего триггер 11 записии трйггер 12 подготовки находятсяв нулевом состоянии, в блоке 14приемных регистров подготовлен кприему первый приемный регистр, а распределитель 13 импульсов подготавливает к работе элемент И 5. Преобразователь работает следующим образом,Каждое информационное слово, поступающее в последовательном коде наинформационный вход 15 преобразователя, состоит из маркера слова и кодограммы, которые сопровождаются синхроимпульсами, поступающими на вход 5 16 преобразователя. При этом маркерслова следует перед кодограммой.По приходу первого информационного слова на первый вход первого элемента И 1 поступает маркер слова, 10 котарый стробируется синхроимпуль-сом, поступающим со входа 16 преобразователя на второй вход первогоэлемента И 1. Первый элемент И 1, подготовленный к работе сигналом, пос тупающим с нулевого выхода триггера11 записи, открывается и выдает навыходе сигнал, по заднему фронту которого триггер 11 записи переходит вединичное состояние, запрещая работу Щ первого элемента И 1 и подготавливаяк работе второй элемент И 2 для принятия кодограммы, следующей за .маркером, а также четвертый элемент И 4для прохождения синхроимпульсов навход распРеделителя 13 импульсов,С этого момента начинается процесс принятия кодограммы, поступающей в последовательном коде, и преобразование.ее в параллельный код.Принцип приема и преобразованияпередаваемой кодограммы рассмотримна примере приема кодограммы 0101.При поступлении первого. знака кодограммы, равного единице, на первыйвход второго элемента И 2, стробируЗ 5 емого синхроимпульсом по второмувходу, второй элемент И 2 открывается, и на его выходе появляется сигнал, который поступает на первыевходы элементов И 5-8. Однако к ра боте подготовлен только элемент И 5сигналом, поступающим с первого выхода распределителя 13 импульсов.Элемент И 5 открывается и выдаетна выходе сигнал, по заднему фронтукоторого в первый разряд первого приемного регистра блока 14 приемныхрегистров записывается единица принимаемой кодограммы.Синхроимпульс, сопровождающий О первый знак передаваемой кодограммы, поступает также через элемент И4 на вход распределителя 13 импульсов,который по заднему фронту синхроимпульса переходит во второеположение, подготавливая к работеэлемент И 6. На этом заканчиваетсяпроцесс приема первого знака кодограммы.Второй знак передаваемой кодограммы равен нулю, поэтому по при- Щ ходу на второй вход элемента И 2синхроимпульса сигнал на .выходе второго элемента И 2 отсутствует. Сигнал на выходе элемента И 6 такжеотсутствует. Следовательно, во вто ром разряде первого приемного регистра блока 14 приемных регистровподтверждается нуль принимаемой кодограммы.Синхроимпульс, сопровождающий второй знак передаваемой кодограммы,поступает также через элемент И 4на вход распределителя 13 импульсов,который по заднему Фронту.синхроим=пульса переходит в третье положение,подготавливая к работеэлемент И 7,На этом заканчивается процесс приемавторого знака кодограммы,Прием третьего и четвертого знаковкодограммы аналогичен вышеописанномуциклу.В момент приема последнего знакакодограммы на последнем выходе распределителя 13 импульсов присутствует сигнал, который разрешает работуэлемента И 8. Этот сигнал также поступает на Д -вход и через элементИЛИ 10 на синхровход триггера 12, 20подготавливая его к работе, Послеприема последнего знака кодограммыраспределитель импульсов по заднемуФронту синхроимпульса переходит висходное состояние, формируя разрешающий сигнал на своем первом выходедля работы элемента И 5. По заднемуфронту сигнала с последнего выходараспределителя импульсов триггер 12переходит в единичное состояние, под- ЗОготавливая к работе элемент И З,Таккак передача кодограммы первого передаваемого слова закончена, то сигналс элемента НЕ 9, говорящий об отсутствии передаваемой информации, откры- З 5вает элемент И 3, и на его выходеформируется сигнал, по переднемуфронту которого блок 14 приемныхрегистров подключает к выходам элементов И 5-8 второй приемный регистр,а триггер 11 записи переходит в нулевое, исходное состояние, запрещаяработу элементов И 2 и 4Кроме того,сигнал с выхода элемента И 3 поступает на М -вход и через элемент ИЛИ10 на синхровход триггера 12, подготавливая его к работе. На этом закаичивается прием первого информационного слова.Прием второго информационногослова аналогичен вышеописанному циклу,я 1за исключением того, что по переднему Фронту маркера слова сигнал сэлемента И 3 прекращается и триггер12 подготовки по концу сигнала сэлемента И 3 переключается в исходное, нулевое состоянке. Далее процесс принятия информационного словааналогичен вышеописанному циклу,Процесс приема и преобразованияинформационных слов, поступающихна,Информационный вход 15 преобра- Щзователя, продолжается до принятияиз канала обмена по линии связи л-гоинформационного слова.Использование предлагаемого преобразователя обеспечивает расширение 65 функциональных возможностей за счетнепрерывного режима приема и преобразования информации, поступающей изканала обмена по линии связи, чтопозволяет передавать информацию изканала обмена по линии связи в предлагаемый преобразователь со скоростьюее обработки в канале обмена и нетребует наличия дополнительной паияти в канале обмена для храненияобработанной информации, поступающейс вычислительного устройства, Крометого, использование в предлагаемомпреобразователе триггера записи, триггера подготовки, распределителя импульсов, блока приемных регистров,которые изменяют свое состояние позаднему Фронту управляющего сигнала,делает его не критичным к приходупередних фронтов синхроимпульсови сигналов маркера слова и знаковкодограммы, а использование маркера слова в составе передаваемого инФормационного. слова существенноупрощает преобразователь по приемуи преобразованию информационныхслов, содержащих нулевую информацию,а также информационных слов, первыйпередаваемый знак кодограммы которыхравен нулю, что существенно повышает надежность и достоверность преобразованной информации,Формула изобретенияПреобразователь последовательного кода в параллельный, содержащий блок приемных регистров, распределитель импульсов и группу элементов И, первые входы которых Соединены с разрядными выходами распределителя импульсов, а выходы соединены с инФормационными входами блока приемных регистров, о т л и ч а ю щ и й с я тем, что, с целью увеличения быстродействия, в него введены триггер записи, триггер подготовки элемент ИЛИ, элемент НЕ.и четыре элемента И, причем информационный вход преобразователя подключен к первым входам первого и второго элементов И и через элемент НЕ к первому входу третьего элемента И, вход синхроимпульсов преобразователя соединен со вторыми входами первого и второго элементов И и с первым входом четвертого элемента И, выход первого элемента И.подключен к синхровходу и 3 -входу триггера записи, единичный выход которого соединен с третьим входом второго элемента И и вторым входом четвертого элемента И, а нулевой выход подключен к третьему входу первого элемента И, выход второго элемента И соединен со вторыми входами элементов И группы, выход четвертого элемента И подключен ко входу распределителя импульсов последний851396 Составц 2 рль М. Аршавскийедактор Н. Безродная Техред Н. Келушак Корректор В, Синицка раж 745 Подписи сударственного комитета СССР ам изобретений и открытий ква, Ж, Раушская наб., д,Заказ 6360/69ВНИИПИпо дел113035 к М е Филиал ППП "Патентф, г. Ужгород, ул. Проектная,4 разрядный выход которого подключенк первому входу элемента ИЛИ и к-входу триггера подготовки, единичный выход которого соединен со вторым входом третьего элемента И, выход которого подключен к управляющему входу блока приемных регистров, кй-входу триггера записи и к К -входутриггера подготовки, а также ко второму входу элемента ИЛИ, выход кото" рого соединен с синхровходом триггера подготовкиИсточники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР В 407302, кл. 6 06 Г 5/04, 1974.2. Авторское свидетельство СССР Р 628485, кл. 6 06 Г 5/04, 1976.