Линейный интерполятор

Оп ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическихРеспублик 842914(53) УДК 621.398. (088.8) ень 24. Опубликовано 30.06.81. Бюл лам извбретеиийи еткрмтий Дата опубликования описания 05.07.8 о М. А. Мариненко и Е. И. Семенор. Г. Журав изобрет Ленинградский ордена Ленина электротехнический им. В. И. Ульянова (Ленина)(5 Изобретение относится к информационно-измерительной технике и может быть использовано там, где необходимо восстановление сигнала по его отсчетам, например в телеметрии, системах связи и управления.Известно интерполирую шее устройство, представляющее собой ци фро-аналоговы й. преобразователь, на вход которого поступает код очередного отсчета, т. е. используется нулевая интерполяция 11.Такое устройство имеет очень низкую эффективность, так как частота дискретизации сигнала должна быть очень большой.Наиболее близким к предлагаемому является линейный интерполятор, содержащий последовательно соединенные первый блок памяти, сумматор, ключ, второй блок памяти и первый интегратор, второй вход которого и управляемый вход ключа подключены к источнику синхроимпульсов, последовательно соединенные источник опорного сигнала, второй интегратор и третий блок памяти, выход которого соединен с третьим входом первого интегратора, четвертый вход которого соединен со входами первого блока памяти, сумматора и интерполятора, вторые входы второго интегратора и третьего блока памяти подключены к источнику синхроимпульсов 12.Недостаток этого устройстванизкаяпомехоустойчивость, поскольку в устройстве осушествляется восстановление аналогового сигнала без коррекции сбоев, которыми могут быть искажены входные отсчет ы.Цель изобретения - повышение помехоустойчивости линейного интерполятора.Поставленная цель достигается тем, чтов линейный интерполятор, содержаший последовательно соединенные первый блок памяти, сумматор, ключ, второй блок памяти и интегратор, информационный вход которого объединен с информационными входами сумматора и первого блока памяти и соединен со входом линейного интерполятора, выход интегратора соединен с выходом линейного интерполятора, синхронизируюшие входы первого блока памяти ключа и интегратора объединены и подключены к выходу источника синхросигналов, введе ны блок вычитания, блок сравнения, блокумножения, квадратор, пиковый детектор и реверсивный счетчик, входы блока вычитания соединены соответственно со входом ивыходом линейного интерполятора, выход - с первыми входами блока сравнения и пикового детектора, выход которого соединен с первым входом блока умножения, выход блока умножения соединен со вторым входом блока сравнения, первый выход которого соединен с объединенными первым входом реверсивного счетчика и управляющими входами первого блока памяти, второго блока памяти и интегратора, второй выход - со вторым входом реверсивного счетчика, первый выход которого соединен со вторым входом пикового детектора, а вторые выходы- через квадратор со вторым входом блока умножения.Благодаря этому в устройстве осуществляется сравнение поступившего вновь отсчета с экстраполированным значением сигнала (вход интегратора), и если их разность больше уровня обнаружения сбоев (на выходе блока умножения), то данный отсчет отбрасывается. Интерполяция при отбраковке отсчета осуществляется с углом наклона, пропорциональным напряжению на выходе второго блока памяти, запомненном на предыдущем такте. Таким образом осу ществляется коррекция сбоев,На чертеже приведена блок-схема предлагаемого линейного интерполятора.Линейный интерполятор содержит первый блок 1 памяти, сумматор 2, ключ 3,второй блок 4 памяти, интегратор 5, блок 6.вычитания, блок 7 сравнения, реверсивныйсчетчик 8, пиковый детектор 9, блок 10 умножения, квадратор 11 и источник 12 синхросигналов.Первый блок 1 памяти предназначен длязапоминания и хранения одного из входных сигналов, причем момент запоминаниясовпадает с задним фронтом синхроимпульса на управляющем входе. В блоке 1 запоминается сигнал с первого (второго) еговходов, если на управляющем входе сигнал О (1).Сумматор 2 предназначен для вычисления разности его входных сигналов.Ключ 3 служит для передачи своего входного напряжения на выход при наличииединичного сигнала на управляющем входе.Запоминания соответствует переднемуфронту управляющего импульса, т. е. переходу 1 в О,Интегратор 5 предназначен для интегрирования своего входного сигнала с постоянной времени, равной длительности интервала аппроксимации ТоУстановка начальныхусловий со второго входа в интегратореосуществляется подачей сигнала 1 навторой управляющий вход при сигнале Она первом управляющем входе. Интегратор5 может быть реализован на основе операционного усилителя, конденсатора памятии двух аналоговых ключей.Блок 7 сравнения предназначен для сравнения модулей входных сигналов и формирования на своем первом выходе сигнала1 (О), если модуль напряжения на первом входе не превышает (превышает) модуль напряжения на втором входе. Второйвыход блока 7 является интенсивным к первому.Реверсивный счетчик 8 предназначен дляподсчета сигналов 1 на его первом входе(в обратном направлении). На вторых выходах счетчика 8 формируется код результата счета (и), а на первом выходе формируется сигнал 1, если счетчик находится в исходном состоянии, соответствующемп=1, в противном случае - О.Пиковый детектор 9 служит для выявления и хранения на выходе модуля максимального из сигналов, поступающих на его вход,при наличии сигнала 1 на втором управляющем входе. Пиковый детектор 9 можетбыть построен на основе выпрямителя иконденсатора памяти, обнуляемого при нулевом сигнале на управляющем входе.Блок 10 умножения служит для перемножения двух входных сигналов и можетбыть построен на основе цифро-аналогового преобразователя, ключами которого управляет выходной код квадратора 11. Квадратор,11 осуществляет перемножение входного кода числа п на самого себя. Источник 12 синхросигналов, предназначен дляформирования на своем выходе импульсной последовательности с периодом Т,зо Интерполятор работает следующим образом,Отсчеты сигнала поступают на вход интерполятора с периодом Т Очередной отсчет поступает на входы блока 1, интегратора 5 и блока 6 вычитания. В блоке 6 изЗ 5 него вычитается выходное напряжение интеуполятора Х 1(1), Разность ЬХ=Х(1) -Х,(1) в блоке 7 сравнивается с допустимым значением ЬХ (уровень обнаружениясбоев), и если ЬХ Хз, то сигнал 1 посту 4 О пает на первый вход счетчика 8, выходнойкод которого уменьшается на единицу (илиже остается в исходном состоянии и = 1) .В этот момент открывается ключ 3 (импульсом источника 12), и напряжение, соответствующее разности пришедшего и пре 45 дыдущего отсчетов сигнала запоминается,вблоке 4. После того, как в блоке 4 запомнена разность пришедшего и предыдущего отсчетов, записывается пришедшийотсчет в блок 1. Одновременно в интеграторе 5 происходит установка пришедшегоотсчета (установка начальных условий), Далее интегратор 5 проинтегрирует с постоянной времени Т входное напряжение в соответствии с его величиной и знаком, Такимобразом, как и в известном устройстве 21,восстановление сигнала осуществляется подвум соседним отсчетам.Если же ЬХ; 3 Х, то сигнал 1 формируется на втором входе блока 7, При этомвыходной код счетчика 8 увеличивается наединицу, а блок 4 записывает свое входное напряжение при поступлении тактового импульса. В блоке 4 остается напряжение, запомненное ранее, и это напряжение по. прежнему задает угол наклона кусочной интерполяции. В блоке вместо поступивше го отсчета записывается экстраполированное значение Х(1). Таким образом, при обнаружении сбоя экстраполяция восстанавливаемого сигнала осущеетвлятся с помощью предсказанного сигнала Х; т.Уровень обнаруживаемых сбоев вырабатывается из следующих соображений.Максимальная погрешность на интервале линейной экстраполяции равнащ=Мг( ЬТо)где М - модель-максимум второй производной сигнала.Тогда. при и подряд сбитых отсчетах."= М,(п+1)(ЬТ,)=У (и+1)Величина Еопределяется в детекторе О 9, в котором анализируются приращения сигнала на время То и вырабатывается максимальное из них ЬХравное У. Пиковый детектор 9 работает только на неискаженных сбоями . интервалах аппроксимации, так как при наличии сбоев управляющий сигнал от счетчика 8 (со второго выхода) запрещает работу детектора 9. Величина (и+1)вычисляется в квадраторе 11, на выходе которого находится код числа и+ 1. В блоке 10 осуществляется операция пере- зо множения, т. е. на выходе блока 10 вырабатывается напряжение, пропорциональное уровню обнаружения сбоев.После окончания серии сбитых отсчетов в интерполяторе происходит постепенное уменьшение уровня напряжения на выхо- З 5 де БУ 10, т. е. каждый принятый отсчет сопровождается вычитанием из кода счетчика 8 единицы.Таким образом, в предлагаемом интерполяторе происходит обнаружение многократных сбоев, что повышает его помехоустойчивость.Формула изобретенияЛинейный интерполятор, содержащий последовательно соединенные первый блок памяти, сумматор, ключ, второй блок памяти и интегратор, информационный вход которого объединен с информационными входами сумматора и первого блока памяти и соединен со входом линейного интерполятора, выход интегратора соединен с выходом линейного интерполятора, синхронизирующие входы первого блока памяти ключа и интегратора объединены и подключены к выходу источника синхросигналов, отличаюиийся тем, что, с целью повышения помехоустойчивости линейного интерполятора, в него введены блок вычитания, блок сравнения, блок умножения, квадратор, пиковый детектор и реверсивный счетчик, входы блока вычитания соединены соответственно со входом и выходом линейного интерполятора, выход - с первыми входами блока сравнения и пикового детектора, выход которого соединен с первым входом блока умножения, выход блока умножения соединен со вторым входом блока сравнения, первый выход которого соединен с объединенными первым входом реверсивного счетчика и управляющими входами первого блока памяти, второго блока памяти и интегратора, второй выход - со вторым входом реверсивного счетчика, первый выход которого соединен со вторым входом пикового детектора, вторые выходы - через квадратор со вторым входом блока умножения.Источники информации,принятые во внимание при экспертизе 1. Приборы и системы. управления, 1972, Мо 11, с, 9 - 11.2. Авторское свидетельство СССР Мо 59669, кл. 6 06 Г 7/30, 1976 (прототип).чаро едактор Н. Бушае аказ 5114/66 Решетни Составитель Н.ва Техред А. БойкасТираж 691ВНИИПИ Государственногопо делам изобретений113035, Москва, Ж - 35, РауФилиал ППП Патент, г. Ужго Корректор Подписное комитета СССР и открытий скан наб., д. 4 од, ул. Проектна