Аналоговое вычислительноеустройство

О П И С А Н И Е (и)834719ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскмхСоцмалмстмческмхРеслублмк(51) М. Кл. 60667/34 Государственный комитет Опубликовано 30.05.81. Бюллетень 20Дата опубликования описания 05.06,81пп делам изобретений и открытийВ. О. Чинакал, А. А. Климакин, М. В, Рыбашов,Б. И. Кусовский, В, И. Середенко, С. В, М 3 лльййчейко В. И. Белкин и Д. Я, Геллер," ", -.;:., ъ ;,-,Ордена Ленина институт проблем управления и РяэаисКоб специальное конструкторское бюро Московского",научно-.,"1 производственного объединения по автоматизациинефтеперерабатывающей и нефтехимической промыЫленностйл Не техимавтоматика(54) АНАЛОГОВОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО Изобретение относится к вычислительнойтехнике и может быть использовано в аналоговых вычислительных машинах (АВМ) длярешения задач расчета оптимальных рецептов смесей различных продуктов - бензинов, дизельных топлив, смесей кормов и т,п.,формулируемых в виде задач математического программирования, спецификой которых является то, что сумма переменных равна единице.Известны аналоговые вычислительныеустройства для решения смесевых задач,содержащие блок регулируемых интеграторов, блок весовых коэффициентов, сумматоры, блок определения ошибок и ограничители 11) и 12,Основными недостатками этих устройствявляются необходимость ручного подборамасштабного коэффициента при целевойфункции во время решения задач и низкаяточность устройства (порядка несколькихпроцентов).Наиболее близким по технической сущ- аоности к предлагаемому является устройство,содержащее блок интеграторов, переключатель режимов работы, блок весовых коэффициентов, блок сумматоров, блок задания эталонного сигнала, блок вычитания, блок выделения максимального значения модуля ошибки, блок задания коэффициентов целевой функции и нелинейный преобразователь 13.В этом устройстве выбор решения происходит автоматически, но устройство обладает низкой точностью из-за существенного влияния методических и аппаратурных погрешностей.Цель изобретения - повышение точносустройства.Поставленная цель достигается тем, что в аналоговое вычислительное устройство, содержащее блок интеграторов, переключатель режимов работы, первый вход которого соединен с выходом блока интеграторов, блок весовых коэффициентов, первый вход которого соединен с выходом переключателя режимов работы, а первый выход - с первым входом блока интеграторов, блок сумматоров, вход которого соединен с вторым выходом блока весовых коэффициентов, блок вычитания, первый вход которого соединен с выходом блока сумматоров, блокзадания эталонного сигнала, первый выходкоторого соединен с вторым входом блока вычитания, блок выделения максимальногозначения модуля ошибок, блок задания коэффициентов целевой функции, выход которого соединен с вторым входом блока интеграторов, нелинейный преобразователь, введены блок задания поправочных коэффициентов, выход которого подключен к второму входу переключателя режимов работь:, блок компенсации ошибок, первый вход которого подключен к выходу блока вычитания, второй вход- к второму выходу б, ока задания эталонного сигнала, а выхо - к второму входу блока весовых коэффициентов и к входу блока выделения максимального значения модуля ошибок, выход которого под ключен через нелинейный преобразователь к входу блока задания коэффициентов целевой функции, а также тем, что блок компенсации ошибок содержит регулируемый делитель напряжения, вход которого соединен с первой входной шиной, интегратор, первый вход которого соединен с выходом регулируемого делителя напряжения, инвертор, вход которого соединен с первой входн ннои шинои, два управляемых ограничителя,первый вход первого из которых соединен с выходом интегратора, а второй вход - с второй входной шиной и с управляющим входом второго управляемого ограничителя, вход которого соединен через первый вход сумматора с выходом первого управляемого ограничителя и через второй вход сумматора с выходом инвертора, а выход - с выходной шиной и через согласующий элемент с третьим входом сумматора, и тем,что блок задания поправочных коэффициентов содержит усилитель, три переключателя и делитель напряжения, входы которого соединены с соответствующими выходами первого переключателя, а выходы - с соответствуюшими входами второго переключателя, выход которого соединен через усилитель с входом третьего переключателя.На фиг,представлена блок-схема аналогового вычислительного устройства; на фиг. 2 - структура блока компенсации ошибок; на фиг. 3 - структура блока задания поправочных коэффициентов,Аналоговое вычислительное устройство содержит блок 1 интеграторов, переключатель 2 режимов работы, блок 3 весовых коэффициентов, блок 4 сумматоров, блок 5 задания коэффициентов целевой функции, блок 6 вычитания, блок 7 задания эталонного сигнала, блок 8 выделения максимального значения модуля ошибок, нелинейный преобразователь 9, блок 10 задания поправочных коэффициентов и блок 11 компенсации ошибок.Блок компенсации ошибок содержит регулируемый делитель2 напряжения, первую входную шину 13, интегратор 14, инвертор 25 30 35 4 О 45 50 55 15, первый 16 и ьторой 17 управляемые ограничители, вторую входную шину 18, выходную шину 19, согласующий элемент 20 исумматор 21,Блок задания поправочных коэффициентов содержит усилитель 22, три переключателя 23, 24, 25 и делитель 26 напряжения,Устройство работает следующим образом.В исходном состоянии в устройстве передрабочим режимом устанавливаются все необходимые значения коэффициентов и начальные состояния интеграторов в блоках1 и 11. Напряжения, пропорциональные долям компонентов в смеси, поступают с выхода блока 1 интеграторов через переключатель 2 режимов работы в блок 3, где умножаются на соответствуюшие весовые коэффициенты, суммирую"ся в блоке 4 сумматоров и образуют на выходах блока 4 величины,. пропорциональные качественным показателям смеси или сумме долей компонентов. В зависимо тч от уровня ограничений,поступающих и блока 7 задания эталонного сигнала, на выходе блока 6 вычитанияобразуются сигналы ошибок, поступающиев блок 1 компенсации ошибок. В блоке 11сигналы ошибок после масштабирования спомощью регулируемого делителя 12 напряжения поступают на первый вход интегратора 14. Сигналы интегрируются в диапазоне, допускаемом управляемым ограничителем 16, подключенным к выходу и второмувходу интегратора 14 и управляемым одновременно с ограничителем 17 по второй входной шине 18. Сигналы с выхода управляемого ограничителя 16 и сигналы ошибок, пропущенные через инвертор 15, поступают соответственно на первый и второй входы сумматора 21. Суммарный сигнал ограничиваетсяс помощью управляемого ограничителя 17,подключенного к выходу сумматора 21 и через согласующий элемент 20 к третьемувходу сумматора 21, при этом на выходнойшине 19 образуются сигналы компенсацииошибок.По шинам 19 сигналы компенсации ошибок поступают в блок 3, откуда после умножения на соответствующие весовые коэффициенты и суммирования поступают на первый влод блока 1 интеграторов, на второй .вход которого поступают сигналы из блока 5,пропорциональные коэффициентам целевойфункции.Сигналы компенсации ошибок поступают также в блок 8, где выделяется максимальное значение модуля ошибок, поступающее далее через нелинейный преобразователь 9 на вход блока 5 задания коэффициентов целевой функции. Если модуль ошибки имеет максимальное значение, то на выходе нелинейного преобразователя 9 появляется положительный сигнал и выходной сигнал блока 5 заданиякоэффициентов целевой функции уменьшается, но остается положительным. Если модуль ошибки меньше заданного уровня, то на выходе преобразователя 9 действует отрицательный сигнал, увеличивающий выходной сигнал блока 5, но не больше максимального положительного опорного сигнала. Если модуль ошибки имеет промежуточное значение, то на выходе преобразователя 9 сигнал отсутствует и выход блока 5 не изменяется. Изменение выходов интеграторов в блоках 1 и 11 продолжается до тех пор, пока не будет получено либо устойчивое оптимальное решение с полной компенсацией метоической погрешности и минимально возможной аппаратурной погрешностью, либо не выяснится, что система ограничений задачи не совместна.В последнем случае устройство дает приближенное решение системы ограничений по критерию минимума суммы модулей максимальных ошибок.В режиме подготовки данных переключатель 2 режимов работы подключает к блоку 3 весовых коэффициентов блок 10 задания поправочных коэффициентов. В блоке 10 в зависимости от положения переключателей 23 и 24 выбирается соответствующий поправочный коэффициент в делителе 26 напряженйя. Опорное .напряжение поступает на переключатель 23, делится на выбранном делителе 26 и через переключатель 24 вступает на вход усилителя 22, на выходе которого образуется скорректированный опорный сигнал, разделенный на соответствуюций юправочный коэффициент. В соответстви с положением и реключателя 25 скоррективанньй опорны,. сигнал поступает на гоответствующю шину переключателя 2 р жимов работы. При этом в блоке 3 устанавливаются весовые коэффициенты с заданными поправк,"ми, а на выходе блока 4 образуются сигналы, пропорциональные исходным значеням весовых ко,1 фициентов.Предлагаемое изобретение позволя.т свести к минимуму ошибки оператора ри вводе данных и существенно повысить тэчность аналогового вычислительного устройства.Формула изобретения1. Аналоговое вычислительное устройство, содержащее блок интеграторов, переключатель режимов работы, первый вход которого соединен с выходом блока интеграторов, блок весовых коэффициентов, первый вход которого соединен с выходом переключателя режимов работы, а первый выход - с первым входом блока интеграторов, блок сумматоров, вход которого соединен с вторымвыходом блока весовых коэффициентов, блоквычитания, первый вход которого соединен с5 выходом блока сумматоров, блок заданияэталонного сигнала, первый выход которогосоединен с вторым входом блока вычитания,блок выделения максимального значениямодуля ошибок, блок задания коэффициентов целевой функции, выход которого соединен с вторым входом блока интеграторов,нелинейный преобразователь, от гичающеесятем, что, с целью повышения точности устройства, в него введены блок задания поправочных коэффициентов, выход которого5 подключен к второму входу переключателярежимов работы, блок компенсации ошибок, первый вход которого подключен к выходу блока вычитания, второй вход - к второму выходу блока задания эталонного сигнала, а выход - к второму входу блокавесовых коэффициентов и к входу блока выделения максимального значения модуляошибок, выход которого подключен черезнелинейный преобразователь к входу блоказадания коэффициентов целевой функции.2. Устройство по п. 1, отличающееся тем,что блок компенсации ошибок содержит регулируемый делитель напряжения, вход которого соединен с первой входной шиной,интегратор, первый вход которого соединенс выходом регулируемого делителя напря 30 жения, инвертор, вход которого соединен с.первой входной шиной, два управляемыхограничителя, первый вход первого из которых соединен с выходом интегратора, а второй вход - с второй входной шиной и с35управляющим входом второго управляемого5 ограничителя, вход которого соединен черезпервый вход сумматора с выходом первогоуправляемого ограничителя и через второйвход сумматора с выходом инвертора, а выход - с выходной шиной и через согласующий элемент с третьим входом сумматора.3. Устройство по п. 1, отличающееся тем,что блок задания поправочных коэффициентов содержит усилитель, три переключателяи делитель напряжения, входы которого соединены с соответствующими выходами пер 45 вого переключателя, а выходы - с соответствующими вход. ми второго переключателя,выход которого соединен ерез усилительс входом третьего переклкчателя.Истгчннки информации,принятые, о внимани при экспертизе1. Патент Англии1108904,кл. Сг 4 С, опублик. 197.2, Патент США3546443,кл. 235 - 180, опубли . 1975.3. Патент США3628001,кл. 235 в 1, опублик 1976 (прототип).834719 Со ели Техре Тира ПИ Государственно делам изобретени Москва, Ж - 35, Р П Патент, г. Ужфиг,1 го комитета й и откры аушскаи на город, ул. нКорректор Н. СтепПодписноеСР