Устройство для определения логарифмического коэффициента ошибок дискретного канала связи

3Изобретение относится к тра внике передачи дискэетцых сгхэбэигецил.Цель изобретенияповышение достоверностии.На григ. 1 представлеца электрическаяструктурная схема предлагаемого устройства; на фиг. 2 -электрическая структурнаясхема второго счетног о блока; на фиг, 3 -диа грам ма, поясняющая работу второго счетного блока; ца фиг. 4 - электрическая структурная схема блока дискретной задержки.Устройство для оирелелеция логарифми ческого коэффициента ошибок дискретного, вхол 7.В состав второго счетного блока 2(фиг. 2) вхолят первый 8 и второй 9 комму.таторы, первый 1 О и второй 11 блоки переноса, первый;четчик 12, включающий итриггеров 13, второй счетчик 14, блок 15слнига, элемент И 16, элемент ИЛИ 17,вход 18 сложения и вход 19 вычитания.Блок лискретцой задержки (фиг. 4) со,лержит элементы 20 памяти, первый 21, второй 22, третий 23 и четвертый 24 распределители, элемент ИЛИ 25, ключевой гэ.гемент 26 н элемент 27 задержки.Устройство работает сдеггук щим образом.Устройство (фиг. 1) имеет лва входа.На тактовый вход 7 поступает тактовая последовательность 2 (1), каждый импульс которойсоответствует олцому символу испытательной последовательности, прошедшей черезисследуемый канал. На вход б поступаетпоследовательность х (1), каждый импульскоторой соответствует одной ошибгге, обнару.кениой в принятой цсиытател . цой послело.вательцости. При этом предполагается, гтооперация сЬиксирования ошибок уже выпол.цена. Очевидно, что число имиульсон, постуггающих иа вход гэ, ие мокнет превысить:ислоимпульсов, поступивших ца вход 7,Импульсы от входа 6 иостуиакэт ца блок 4дискретной задержки. задерживагощий натактгэв поступающую ца,его гюследова.тельность импульсов (ошибок х(1), Такимобразом, ца выходе блока 4 имеется та жеггослелователыость, что поступила ца еговход, но задержанная ца 1. тактов, т.е. еслина вход поступила последовательность ошибок х(1), то на выходе имеет"я ггогледовательггость у (1) =-х (11.Т) гледлительностьь элементарнгэго сигнала испытательнойпоследовательности.Последовательность х 11) с входа 6 попалает на вход сложения сче.гцого блока апоследовательность у с ыола блока 4попадает на вход ычигания .четного блока 2. Счетный блок 2 выч сляет текущее значение числа од х (1)(1 1:==1 ор,1 х 11)- .х(1 - -1.Т) . Таким образом, с 1 гетгьгй б:Ок 2фиксирует текущее значение двоичного ло 20 25 30 Ж 4 Д 4 с 50 Счетный блок 2 (фиг. 2) образован двумя последовательно соединенными счетчиками: счетчиком 12 дробной части логарифма и счетчиком 14 целой части. Счетчик 14 - обычный реверсивный счетчик с входами сложения и вычитания. Отличие схемы счетчика 12 от классической заключается в том, что в блоках 7 и 8 переноса сигналов сложе. ция и вычитания установлены элементы ИЛИ 17, которые позволяют вводить сигналы сложения или вычитания, начиная с любого разряда, а не только с самого младшего, как в обычной схеме. Счетные импульсгы суммирования вводятся в цепь сложения через вход 18, импульсы вычитанйя - через вход 19, Место введения очередного счетного импульса определяется счетчиком 14, в котором хранится целая часть числа, фиксируемая счетным блоком 2. Таким образом, при подаче импульсов на вход 18 счетный блок 2 реализует кусочно-линейную интерполяцию логарифма числа поступивших импульсов. Процесс цзг,;оцени: - состгэяния счетного блока 2 иллюстрируется диаграммой фиг. 3.Рассмотрим процессы, происхолящие в счетном блоке 2 (фиг. 2) при подаче импульсов на вход 19. Принцип работы устройства це допускает, чтобы на вход 19 вычитания поступило импульсов больше, чем на вход 18 сложения. Предположим, что в счетном блогке , записано некоторое число, целая часть этого числа ранна и, а дробная часть равна гпусть п=2,гп=-2, т.е. в счетчике 4 и в счетч:в;е 12 записано число 010, что соответствует приближенному значению од 6 (фнг. 3). При этом в счетчике 14 (фиг. 2) воздуждается один из выходов. Единичный сигнал поступает на соответствующие входы коммутатора 8 и блока 15 сдвига. При поступлении счетного импульса на вход 18 он через коммутатор 8 прохолит в блок О переноса сигналов сложения и увеличивает содержимое счетного блока 2 на величину 2 " (в рассматриваемом примере на 1/4). На диаграмме (фиг. 3) изображенная точка переходит по соответствующей линии на олин шаг вправо (фиг, 4, стрелка со знаком +), Сигналы с 16176504гарифма числа ошибок, появив 1 йихся на блоке длиной в 1 элементгэв, предшествующих данному моменту времени.Тактовые импульсы от входачерез5блок 5 управления счетом поступают на вход первого счетного блока. Используя информацию от блока 4, блок 5 пропускает на блок 1 первые 1. импульсов, а затем поступление импульсов прекращается. Если обозначить входящую последовательность (после 1 О довательность единиц) через 2(1) =1/Т, то всчетном блоке 1 фиксируется число 1 ор 2 (1), если (и, После появления 1.-го тактового-Фимпульса блок 5 прекращает счет, и в счетном блоке 1 остается зафиксированным чис 15 ло 1 оя 2инверсных выходов триггеров 13 поступают ца входы элемента И 6. Элемент И б имеет прямой и инверсный выходы. Поскольку прц п 4=0 единичное значение имеют не всесигналы, поступающие на вхолы элемента 16, сигнал на прямом выхоле имеет нулевое значение, а сигнал ца инверсном - единичное, Данные сигналы являются управляющими лля блока 15 сдвига. Прц поступлении на первый вход блока 15 сигнала 0, а на второй - сигналаца его выходах присутствует та же последовательность, что и на его третьих входах. Далее сигнал поступает на вход второго коммутатора 9 ц при поступлении счетного импульса на вход 19, в блок 11 переноса, приводит к уменьшению содержимого счетного блока 2 на величину 2 " (в примере на 1/4). Таким образом, если содержимое счетчика 12 отлично от 0 (т 4=0), то счетный блок 2 работает в линейном режиме (изображенная точка на фиг. 3 движется по линейному участку ломаной линии, которая интерполирует логарифмическую зависимость), Т.е. величины положительного приращения при поступлении импульса на . вход 18 и отрицательного приращения припоступлении импульса на вход 19 в этом случае равны.Рассмотрим теперь случай, когда дробная часть логарифма пп=О (содержимое счетчика 12 равно нулю), т.е. изображенная точка совпадает с каким-либо углом интерполяции. Пусть п=2, это соответствует точному значению ор 4, Поскольку гп=О, все триггеры 13 находятся в нулевом состоянии и на их. инверсных выходах единичные сигналы. Следовательно., единичный сигнал имеется и на прямом выходе элемента И 16. В ;этом случае послеловательность на выходах блока 15 сдвинута на однц разряд относительно вхолной последовательности. Поэтомуиз содержимого счетного блока 2 вычитается не величина 2 ", а величина 2 "(фиг. 4) В этом случае для того, чтобы избежать ошибок, отрицательное приращение, получаемое от импульса с входа 19, должно быть в два раза больше положительного с входа 18. Счетный блок 2 реализует кусочнодинейную интерполяцию зависимостиод(х - у), где х - количество импульсов, поступивших на вход 18, У - количество ймпульсов, поступивших на вход 19. Счетный блок 3(фиг. 1) объединяет процессы, происходящие в счетных блоках 1 и.2, путем суммирования с учетом знака двух процессов. Если на входы сложения и вычитания счетного блока 2 поступило х и у импульсов соответственно, а на вход счетного блока 1 - Х импульсов то счетный блок 1 фиксирует число орХ, счетный блок 2 - 1 од.(х- - у), а счетныйблок 3 - одг(х - у) /Х) =1 ор(х - у) -- 1 щзХ.Из работы счетных блоков 1 - 3 следует, что если на вход б посупает последовательность ошибок х(1), а на вход 7 - последовательность г, то в счетном блоке 3 до б момента 1=1.Т фиксируется текушее зцаче цие логарифмического коэффцццецта ошиГок К=ор 2(х - х( - П /1.(, а затем текушее значение скользяшего коэффициента,ошибок.Очевидно, что если ца вхол вычитания счетного блока 2 це полавать последователь ность импульсов у с выхода блока 4, а ца вход счетцого блока 1 подавать входной10. ноток тактовых импульсов г (1), то предлагаемое устройство сможет выполнять те же функции, что и устройство-прототип, т.е, вычислять текущее значение логцрнфмического коэффициента ошибок К=одг 1 х/г (1) ),В простейшем случае блок 4 лискретнойзадержки может бь 1 ть выполнен в виде обычного регистра сдвига на 1. позиций. Вход записи этого регистра подключен к входу 6, а тактовый вход - к входу 7. Такое выполнение блока 4 может оказаться неприемлегомым при значительной величине 1. (1.=10: :10 ), например при испытаниях каналов цифрового вещания. В этом случае в регистре могут возникнуть значительные набеги фазы и велика. способность сбоев. Построение схемы блока дискретной задержки в этом слу чае приведено на фцг. 4. Блок 4 содержит матрицу запоминающих элементов 2 Фк, общее число которых 1. (К строк, К столбцов, 1.= =-К=К). Запись информации в элемент происходит при одновременной подаче единичных сигцалов на входы записи а, Ь, с. Если же одновременно подать. единичные сигналы на входы считывания Й, е, 1, то происходят вывод записанной информации ца выход д и обнуление элемента.Блок 4 работает следующим образом, В исходном состоянии все запоминающиеэлементы 20 пк обнулены, в распределителях , 21 - 24 возбужден выход первой позиции.Распределители 21 и 23 имеют по К выходов (но числу столбцов в матрице), а распреде лцтели 22 и 25 - по й входов (по числустрок). На вход распределителя 21 поступа. ют тактовые импульсы. По мере поступлениятактовых импульсов на вход распределителя 21 возбуждение передвигается последовательно по выходам распределителя, пода вая единичные сигналы на входы записи аэлементов сначала первого столбца 201 .203 ц, затем второго столбца 20 д.20 хр ц так далее до последнего столбца 20 к:20 вк, Поскольку все это время распределитель 22 находится ца первой позиции, сигнал возбуждения с 50 его первого выхода поступает ца входы Ь запоминающих элементов лишь первой строки 2011.20 к. Одновременно ца входе появляются либо единичные, либо нулевые сигналы, несущие информацию о наличии илц отсутствии ошибки на соответствующем такте, Следовательно, эта информация (едцнццы или нули) записывается последовательно в запоминающие элементы 201 .201 к первой,стро ки.1617650 8го канала связи по авт. св.1411993, отличающееся тем, что, с целью повышения достоверности, тактовый вход устройства сое 7По окончании записи в первую строку(это происходит тогда, когда возбуждение с последнего выхода распределителя 21 вновь переходит на его первый выход) выходной динен с входом первого счетного блока черезсигнал с распределителя 21 поступает на вход распределителя 22 и переводит возбужление поступает на входы Ь ячеек второй тели на его второй выход. Тем самым возбуждение поступает на вход 6 ячеек второйстроки 20.20, и запись единиц и нулей, поступающих от входа, производится после,довательно в элементы второй строки.Указанный процесс последовательной записи информации происходит до тех пор, ,пока запись не будет произведена в последний элемент последней строки 20 ек, Появившийся при этом единичный сигнал на выходераспределителя 22 поступает на ключевой элемент 26, который открывается и пропускает тактовые импульсы на выходы считывания 1 всех запоминающих элементов. ПосКольку в исходном состоянии у распределителей 23 и 24 возбуждены первые выходы, одновременно на выходах считывания совпадают единичные сигналы лишь у первогоЭлемента первой строки 20 ь Поэтому одноВременно с записью информации в последний элемент 20 кк происходит считывание информации, записанной в первый элемент 200 И очищение этого элемента. При этом выходНой сигнал с выхода д этого элемента, несущий информацию о ее содержимом, через Элемент ИЛИ 25 поступает на выход блока 4.Далее тот же сигнал с выхода элемента 26через элемент 27 задержки попадает на вход распределителя 23 и переводит единичный сигнал с его первого выхода на второй. Такимобразом, одновременно происходят зались Информации в последний элемент памяти20 кк и считывание из первого элемента 20 инепосредственно вслед за этим подготовкак считыванию содержимого из второго эле.мента первой строки 20 иОчередной тактовый импульс с входа переводит распределители 21 н 24 в исходное состояние, цикл записи вновь начинается с первого элемента и одновременно происходит считывание содержимого их элемента 20 д. Следовательно, поступпение информации на выход блока задерживается атно. сительно поступления ее на вход на 1. - такт,Таким образом, предлагаемое устройство обеспечивает вычисление логарифма отноше. ния числа ошибок к числу испитательных импульсов, если число испытательных сигналов 2 не достигает 1 Если же 2)1, то устройство фиксирует скользящий логариф мический коэффициент ошибок.Формула изобретения 1, Устройство для определения логариф иического коэффициента ошибок дискретновведенный блок управления счетом, вход сигнала ошибок соединен с входом вычитания второго счетного блока через введенный блок дискретной задержки, второй вход которого соединен с тактовым входом устройства, выходы первого коммутатора второго счетного блока соединены с соответствующими первы 10 де реверсивного счетчика, а вто.рые входы соединены с соответствующими выходами первого счетчика, инверсные выХоды которого соединены с соответствующими вторыми входами первого блока переноса 12, Устройство по п. 1, отличающееся тем,что блок дискретной задержки выполнен в виде матрицы, образованной элементами памяти, адресные входы записи и считывания которых объединены соответственно в адресные входы записи и считывания строк и столбцов матрицы, тактовые входы всех элементов памяти соединены с тактовым входом матрицы, а входы всех элементов памяти соединены с входом матрицы, вход которой является 40:Входом блока дискретной задержки, содержит последовательно соединенные первый распределитель, вход которого является вторым входом блока дискретной задержки, второй распределитель, выходы первого и второго распределителей соединены соответственно с адресными входами записи строк и столбцов матрицы, ключевой элемент, второй вход которого соединен с вторым входом блока дискретной задержки, а выход соединен с тактовым входом матрицы, элемент задержки, третий и четвертый распределители, выходы которых соединены соответственно с адресными входами считывания строк и столбцов матрицы, а выходы всех элементов памяти матрицы соединены с входами эле- ментов ИЛИ, выход которого является выходом блока дискретной задержки.Ф 5 В ми входами первого счетчика через введенный первый блок переноса, второй выход которого соединен с входом сложения второ. го счетчика, кроме того, введены во второй.счетный блок последовательно соединенные элементы И, входы которого соединены со всеми инверсными выходами первого счетчика, блок сдвига, второй вход которого соединен с инверсным выходом элемента И, а третьи входы соединены с соответствующими 20 Йходами второго счетчика, второй коммутатор, управляющий вход которого является входом вычитания второго счетного блока, и второй блок переноса, первые выходы которого соединены с соответствующими вторыми входами первого счетчика, второй выход 5 соединен с входом сложения второ-,ТекрТира Редактор А.,1Заказ 11291 ИИ 11 И ГосудПронвнодствен на ион рственного кочнгета13(135, Москва, Ж о издательский ком. Шевкун и открытиям при ГКНТ СССнаб., д. 4/5. Ужгород, ул. Гагарина, 10 бретениям Раушская Патенть г Корректо Подписи