Аналого-цифровой преобразовательпоразрядного уравновешивания

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоцкалистнческикРеспубликц 818003(23) Приоритет по делам изооретеиий и открытий.(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬПОРАЗРЯДНОГО УРАВНОВЕШИВАНИЯ Изобретение относится к электроизмеритель.ной и вычислительной технике,Известен аналого-цифровой преобразователь(АЦП), который содержит распределитель, пре.образователь кода в напряжение, блок контрольного напряжения, аналоговый сумматор,аналоговый вычитатель, три сравнивающих блока и логический узел,В этом АЦП для выбранного разряда с помощью контрольного напряжения задается некоторый интервал допустимых значений напря Пжений относительно компенсирующего напряжения 11.Если в момент сравнения выбранного разряда измеряемое напряжение находится вне ука-занного интервала, то производится коррекцияопределенного кода, Однако известный АЦПне позволяет осуществлять коррекцию в каждомтакте преобразования, что препятствует увели.чению его быстродействия.Известен также аналого-цифровой преобразователь поразрядного уравновешивания, содер.жаший тактовый генератор, распределитель, регистр, первый преобразователь кода в напряже. 2ние, второй преобразователь кода в напряжение, аналоговый сумматор, два сравнивающих блока и логический блок, причем на первые входы сравнивающих .блоков подключается измеряемое напряжение, выходы сравнивающих блоков подключены к входам логнческого блока, на вторые входы первого.сравнивающего блока и аналогового сумматора заведен выходо"с первого преобразователя кода в напряжение, выход аналогового сумматора подключен ко второму входу второго сравнивающего блока, а первый вход соединен с выходом второго преобразователя кода в напряжение, входы которого соединепы с выходами младших разрядов распределителя. В этом преобразователе за счет выработки для младших разрядов контрольных напряжений и задания их относительно компенсирующего напряжения осуществляется контроль за величиной динамических погрешностей, возникающих лри изменении измеряемого напряжения и при необходимости коррекции результата преобразования 2130 3 818003Однако возможности увеличения быстродействия у известного преобразователя ограничены,поскольку компенсация динамических погрешностей, возникающих при уменьшении длительности тактов, осуществляется недостаточно эффективно ввиду роста влияния переходныхпроцессов установления самих контрольныхнапряжений,Цель изобретения - увеличение быстродействия аналого. цифрового преобразователя поразрядного уравновешивания.,Поставленная цель достигается тем, чтов аналого-цифровой преобразователь поразрядного уравновешивания, содержащий тактовыйгенератор, выход которого соединен со вхо.15дом распределителя, первый выход которогосоединен с первым входом логического блока,выход которого через сумматор и цифроаналоговый преобразователь соединен с первымвходом. первого блока сравнения, второй входкоторого подключен ко входной шине аналогового сигнала, а выход соединен со вторымвходом логического блока, третий вход кото.рого соединен с выходом второго блока сравнения, первый вход которого соединен с выходом аналогового сумматора, введен генератор25экспоненциального сигнала, вход которого соединен со вторым выходом распределителя, авыход соединен с первым входом аналоговогосумматора, второй вход которого соединенс входной шиной аналогового сигнала, приэтом выход цифроаналогового преобразовате.ля соединен со вторым входом второго блокасравнения.На чертеже представлена блок-схема аналогоцифрового преобразователя поразрядного уравновешивания,Преобразователь содержит тактовый генера.тор 1, распределитель 2, логический блок 3,сумматор 4, цифроаналоговый преобразователь 5,первый сравнивающий блок 6, второй сравнива Оющий блок 7, аналоговый сумматор 8 и генератор 9 экспоненциального сигнала.Длительность тактов уравновешивания аналого-цифрового преобразователя в основном опре.деляется временем установления до уровня погрешности компенсирующего сигнала.Переходный процесс установления компен.сирующего сигнала описывается уравнениемЬО(т) = ЬО Д-е ф") -, (1)где ЬО(т) - текущее и ЬОО заданное50приращение компенсирующего сигнала;- текущее время переходного процеСса;т - постоянная времени уста 55новления компенсирующего напряжения.Заданная допустимая, величина погрешности0;г,для каждого. разряда пропорциональна ве су соответствующего, разряда, т.е. =О,К 2 где О - вес старшего раз К - за анный к э и Г 2) ряда;д о фф циент пропор.циональности, обычно К=1;- номер разряда.Поскольку анализ результатов уравновешивания осуществляется в конце тактов через равныеинтервалы времени Т, то можно задать такое тодля экспонентыО = О, ф К е /О (3)чтобы она проходила через точки дискретнойфункции 0 . Приравнивая выражения 2 и 3и считая т = Т, (4)находимОК 2 = О, К е "1 То(5)откудато = Т 1 о е/1 ц 2 1,44, (6)где Т - длительность такта уравновешивания.Следовательно, для осуществления параллельной коррекции можно задать область допустимого изменения компенсирующего напря.жения, ограниченную входным сигналом и экс.поненциальным сигналом, затухающим ло отношению к входному сигналу о постоянной времени то = 1, 44 Т.Аналого-цифровой преобразователь поразряд.ного уравновешивания работает следующим об.разом..По сигналу "Пуск" производится установкапреобразователя в исходное состояние. Затемпроизводится преобразование измеряемого напряжейия Ох по принципу поразрядного уравновешивания и при необходимости в каждом такте произ.водится параллельная во времени коррекция ко.дового эквивалента.Контрольное напряжение О на выходе ге.нератора 9 экспоненциального сигнала .в процессе уравновешивания затухает по экспонентепо отношению к измеряемому сигналу и принимает значение в конце каждого такта, равноевесу эталонного напряжения текущего разряда.Если в 1-ом такте уравновешивания компен.сирующее напряжение ОХ, находится в области,ограниченной сигналами Ох и О+ Ое,где О р - значение контрольного напряженияв конце 1-го такта уравновешивания, то срав-,нивающие блоки 6 и 7 выдают сигналы соответственно "1" и "0", По этим сигналам логический блок 3 осуществляет сброс в "0" 1-ыйразряд и производит установку в "1" следующий 1+ 1 младший разряд сумматора 4.Если в конце 1-го такта уравновешиванияимеют место неравенства Ок 1 ( Ох и Ох,( О++ 0;, то оба сравнивающих устройства 6 и 7выдают сигналы "1", по которым логическоеустройство 3 одновременно с блокировкойсброса 1-го разряда осуществляет прибавлениек нему "1" и устанавливает в "1 следующийЕсли в конце -го такта уравновешивания имеют место неравенства Ок Ох и ;: О,+ + Ое . то срабатывающие устройства 6 и 7 выдают сигналы "0", по которым логическое устройство 3 одновременно со сбросом в "0" -го и установкой в "1" +1 разряда осущест. вляет вычитание "1" из -го разряда.Таким образом, если погрешность преобразования превысит допустимый предел, устанавливаемый контрольным напряжением для каждого разряда, то осуществляется коррекция результата уравновешивания,Скорость изменения контрольного и измеряемого напряжений имеет небольшое значение по .сравнению со скачкообразными приращениями компенсирующего напряжения, поэтому сигнал, формируемый на выходе аналогового сумматора, имеет ничтожную динамическую погрешность, что способствует увеличению точности оценки компенсирующего напряжения.Во избежание переполнения сумматор содержит схемы ограничения от положительного и отрицательного переполнений, В первом такте коррекция не производится, поскольку установка в "1" и прибавление "1" к первому разряду а также вычитание "1" после сброса первого разряда в "0" приведет к переполнению сумматора. Поэтому генератор экспоненциального сигнала может включаться в работу в конце второго такта, а значение контрольного напряжения в этот момент на его выходе должно быть равным весу эталона второго разрядаПри недостаточной точности отработки контрольного экспоненциального сигнала сохранение заданной точности достигается соответствующим увеличением длительности тактов преобразова. ния.Использование предлагаемого генератора поненциального сигнала для задания допустимой относительно входного напряжения области отклонения компенсирующего напряжения позво.сляет осуществлять коррекцию процесса уравно.вешивания для всех, кроме первого, разрядови тем самым значительно сократить длитель 5 ность тактов и время преобразования.формула изобретения10 Аналого-цифровой преобразователи поразрядного уравновешивания, содержащий тактовый генератор, выход которого соединен со входом распределителя, первый выход которого соединен с первым входом логического бло ка, выход которого через сумматор и цифроаналоговый преобразователь соединен е первым входом первого блока сравнения, второй вход которого подключен ко входной шине аналогового сигнала, а выход соединен со вторым вхо.дом логического блока, третий вход которого соединен с выходом второго блока сравнения, первый вход которого соединен с выходом ана.логового сумматора, о т л и ч а ю щ и й с я тем, что, с целью увеличения быстродействия, э 5 введен генератор экспоненциального сигнала,вход которого соединен со вторым выходом распределителя, а выход соединен с первым входом аналогового сумматора, второй входкоторого соединен с входной шиной аналого вого сигнала, при этом выход цифроаналогового преобразователя соединен со вторым входом второго блока сравнения.Источники информации,принятые во внимание при экспертизе1. Островерхов В, В, Динамические погрешности аналого-цифровых преобразователей. Л"Энергия", 1975,2, Авторское свидетельство СССР Мф 324705,40 кл, Н 03 К 13/17, 08,06,70.818003 ктор С, 1 цомак Заказ 1479/79 Тираж 988 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж.35, Раушская наб., д. 4/5 ПП "Патент", г. Ужгород, ул. Проектная