Аналого-цифровой преобразователь

(5)М3 с присоединением заявки Йо Н 03 К 13/17 Государственный комитет СССР по делам нзобретеннй н открытнйДата опубликования описания 28. 02. 81 А.Д. Назарец, В.Д. Андрияшин, Д.В. Полонский и Ю.Г, Степанцов(54) АНАЛОГО-ЦИФРОВОИ ПРЕОБРАЗОВАТЕЛЬ Изобретение относится к импульсной технике, в частности к устройствам для преобразования аналоговых сигналов в цифровой код.Известен аналого-цифровой преобразователь, содержащий аналоговое запоминающее устройство, устройство сравнения, триггерный регистр, преобразователь напряжение-код, распределитель импульсов и триггер управления (11.Недостатком этого устройства является то, что оно не обеспечивает контроль за превышением входным сигналом границ диапазона измерения 15 аналого-цифрового преобразователя.Известен аналого-цифровой преобразователь, содержащий распределитель синхропотенциалов, соединенный с триггерным регистром, выход которого 20 через цифроаналоговый преобразова,тель соединен со входом блока сравнения, триггер индикации с индикаторным устройством, триггер памяти, элемент совпадения, элемент ИЛИ и блок сброса, причем выход распределителя,соединенный с триггером старшего разряда регистра, подключен к единичному входу триггера памяти, выход блока сравнения через элемент ИЛИ соединен 30 с нулевым входом триггера памяти, а выход распределителя, соединенный с триггером мяадшего разряда, и выход триггера памяти через элемент И соединены с единичным входом триг" гера индикации, нулевой вход триггера памяти через элемент ИЛИ и нуле" вой,вход триггера индикации соединены с выходом блока сброса (21.Недостатками устройства является то, что оно указывает превышение входным сигналом границ диапазона АЦП, однако не анализирует, какую границу, верхнюю или нижнюю, превысил входной сигнал, имеет большую динамическую погрешность и не реагирует на кратковременное превышение границы диапазона входным сигналом во время преобразования.Цель изобретения - снижение динамической погрешности преобразования.Поставленная цель достигается тем, что в аналого-цифровой преобразователь, содержащий первый элемент И, блок сравнения, первый вход которого соединен через цифроаналоговый преобразователь с выходами триггерного регистра, управляющий вход которого соединен с выходом блока сравнения, 809553а входы соединены с выходами распределителя синхропотенциалов,выходстаршего разряда которого соединенс единичным входом триггера,приэтом выход блока сброса соединенс нулевым входом триггера индикациипревышения верхней границы диапазона,,единичный выход которого соединенс первым входом блока индикации,введены аналоговый запоминающий блок,второй, третий и четвертый элементы И,10первый и второй триггеры памяти,элемент НЕ, триггер индикации превышения нижней границы диапазона, единичный выход которого соединен совторым входом блока индикации, нулевой вход соединен с выходом блока 15сброса и с нулевыми входами первого ивторого триггеров памяти, а единичный вход соединен с выходом второгоэлемента И, первый вход которогосоединен с первым входом третьего 20элемента И, единичным входом триггера и младшим разрядом распределителя синхропотенциалов, второй входсоединен с нулевым выходом первоготриггера памяти, а третий вход с 25единичным выходом второго триггерапамяти, нулевой выход которого соединен со вторым входом .третьего элемЕнта И, а единичный вход соединенс выходом четвертого элемента И, первый вход которого соединен с первымвходом первого элемента И и с единичным выходом триггера, а второйвход через элемент НЕ соединен свыходом блока сравнения и со вторымвходом первого элемента И выходкоторого соединен с единичным входом первого триггера памяти, единичный выход которого соединен с .третьимвходом третьего элемента И, выходкоторого соединен с единичным входом 40триггера индикации превышения верхней границы диапазона, при этом нулевой выход триггера соединен с первым входом аналогового запоминающегоблока, второй вход которого соединенс шиной входного сигнала, а выходсо вторым входом блока сравнения. На Фиг. 1 представлена структурная схема аналого-циФрового преобразователя; на фиг. 2 - временная диаграмма работы аналого-цифрового преобразоателя.Аналого-цифровой преобразователь содержит аналоговый запоминающий блок 1, блок 2 сравнения, триггерный регистр 3, цифроаналоговый преобразователь (ЦАП) 4, распределитель 5 синхропотенциалов, триггер б,элемент НЕ 7, первый, второй, третий и четвертый элементы И 8-11,первый 60 и второй триггеры 12 и 13 памяти, триггер 14 индикации превышения верхней границы диапазона, триггер 15 индикации превышения нижней границы диапазона, блок 16 индикации 65 блок 17 сброса, шина 18 входногосигнала.Устройство работает следующимобразом.Сигнал с блока сброса устанавливает первый и второй триггеры 12 и13 памяти и триггеры 14 и 15 индикации превышения верхней и нижнейграницы уровня в нулевое состояние.В начале преобразования первымсинхропотенциалом с выхода распределителя синхропотенциалов триггер бустанавливается в единичное состояние и сигнал.с нулевого выходатриггера б поступает на управляющийвход аналогового запоминающего блока1. С приходом сигнала низкого уровняна управляющий вход аналоговый запоминающий блок 1 запоминает входнуювеличину Уд и хранит ее до конца преобразования.Если измеряемый сигнал У к моменту начала преобразователя с о находится за верхней границей диапазона,то в течение всего времени преобразования компенсационная величина Убудет меньше У, при этом на выходеблока 2 сравнения будет сигнал высокого уровня, который через первыйэлемент И 8 устанавливает триггер12 памяти в единичное состояние, атриггер 13 памяти остается в нулевомсостоянии. При поступлении последнего синхропотенциала через третийэлемент И 10 триггер 14 индикациипревышения верхней границы диапазонаустанавливается в единичное состояние, сигнал с выхода триггера 14поступает на вход блока 16 индикации,Если измеряемый сигнал У к моменту начала преобразования с находится за нижней границей диапазона,то в течение всего времени преобразования компенсационная величина Убудет больше У, при этом на выходеблока 2 сравнения будет сигнал низкого уровня, который через четвертыйэлемент И 11 устанавливаЪт второйтриггер 13 памяти в единичное состояние, а первый триггер 12 памяти остается в нулевом состоянии. При поступлении последнего синхропотенциала через второй элемент И 9, триггер 13индикации превышения нижней границыдиапазона устанавливается в единичное состояние, сигнал с его выходапоступает на вход блока 16 индикации.Если измеряемый сигнал У к моменту начала преобразования с о находится в пределах диапазона измерения,то в момент начала преобразованиякомпенсационная величина У будетменьше измеряемого сигнала У, сиг-.нал на выходе блока 21 сравнениябудет иметь высокий уровень до техпор, пока при включении некоторого1-ого разряда ЦАП компенсирующаявеличина станет больше измеряемой величины У . В момент начала преобразования триггер 13 будет находиться в нулевом состоянии, а триггер 12 - в единичном состоянии.При включении -ого разряда сигнал на выходе блока 2 сравнения будет иметь низкий уровень и триггер 13 памяти устанавливается в единичное состояние, второй и третий элементы И 9 и 10 окажутся запертыми и сигнал 1ошибки не вырабатываетсяПри использовании АЦП в системах, где требуется поиск сигнала в большом диапазоне измерений, наличие индикации превышения верхней или нижней границ диапазона повышает достоверность измерений.Формула изобретенияАналого-цифровой преобразователь, содержащий первый элемент И, блок сравнения, первый вход которого соединен через цифроаналоговый преобразователь с выходами триггерного регистра, управляющий вход которого соединен с выходом блока сравнения, а входы соединены с выходами распределителя синхропотенциалов, выход старшего разряда которого соединен с единичным входом триггера, при этом выход блока сброса соединен с нулевым входом триггера индикации превышения верхней границы диапазона, единичный выход которого соединен с первым входом блока индикации, о т л и ч а ю щ и й с я тем, что, с целью снижения динамической погрешности преобразования, введены аналоговый запоминающий блок, второй, третий и четвертый элементы И,первый и второй триггеры памяти, элемент. НЕ, триггер индикации превышения нижней границы диапазона, единичный выход которого соединен со вторымвходом блока индикации, нулевойвход соединен с выходом блока сбросаи с нулевыми входами первого и второго триггеров памяти, а единичныйвход соединен с выходом второго эле-мента И, первый вход которого соединен с первым входом третьего элемента И, единичным входом триггера .- и младшим разрядом распределителясинхропотенциалов, второй вход соединен с нулевым выходом первого тригге"ра памяти, а третий вход с единичнымвыходом второго триггера памяти,нулевой выход которого соединен совторым входом третьего элемента И,1 а единичный вход соединен с выходомчетвертого элемента И, первый входкоторого соединен с первым входомпервого элемента. И и с единичным,выходом триггера, а второй вход че 29 рез элемент НЕ соединен с выходомблока сравнения и со вторым входом,первого элемента И, выход которогосоединен с единичным входом первоготриггера памяти, единичный выход которого соединен с третьим входомтретьего элемента И, выход которогосоединен с единичным входом триг"гера индикации превышения верхнейграницы диапазона, при этом нулевойвыход триггера соединен с первымвходом аналогового запоминающегоблока, второй вход которого соединен с шиной входного сигнала, а выход со вторым входом блока сравнения.Источники инФормации,принятые во внимание при экспертизе1, Микроэлектронные цифроаналоговые и аналогово-циФровые преобразователи информации. Под ред. В.Б. Смо"40 лова. Л., еЭнергия", 197 б, с. 315,рис. 11-1.2. Авторское свидетельство СССРВ 363202, кл. Н 03 К 13/08, 24.1170.809553 ихЛУ иа. оставитель Л. Беляеваехред Е.Раврилешко Корректо едактор Н. Кешел гул аз 457/77 иал ППП "Патент", г. Ужгород, ул, Проект ию.9 мха ВНИИПИ по д 13035 ф Мираж 999осударственам изобретеква, Ж,гой иушс Подписниитета СССткрытийя наб., д.