Регулируемое устройство для усилениясигналов

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕПЬСТВУ Союз СоветскнхСоциалк тнчеекнхРеспублик и 801229до делан нзобретеннй и открытнй(72) Авторы изобретенияЪАЛенинградский институт авиационного приборостроения(54) РЕГУЛИРУЕМОЕ УСТРОЙСТВО ДЛЯ УСИЛЕНИЯ СИГНАЛОВИзобретение относится к радиотехнике и может исподьзоваться в приемных акустических, гидродокационных, сейсмических устройствах.Известно регулируемое устройство ддя усиления сигнадов, содержащее посдедова 5 тельно соединенные усидитедьные каскады, выход каждого из которых подкдючен к соответствующему входу многоканадьного блока сравнения, и блок автоматической регулировки усидения (АРУ)Однако данное устройство имеет низкую скорость изменении коэффициента усипения и не имеет переменного коэффициента сжатия динамического диапазона амт 5 пдитуд входных сигнадов. Цель изобретения - увеличение скорости изменения коэффициента усиления и подучение переменного коэффициента сжатия динамического диапазона амплитуд входных сигналов.Указанная цель достигается тем, что в регулируемое устройство для усиления сигналов, содержащее последовательносоединенные усилительные каскады, выходкаждого из которттх.подключен к соответствующему входу многоканального бдокасравнения, и блок автоматической регулировки усиления (АРУ), между выходоммногоканального блока сравнения и входом бдока АРУ включены последовательно логический анализатор уровня, первыйвесовой сумматор и бдок коммутации, амежду выходом логического анализаторауровня и другим входом блока коммутации включен второй весовой сумматор, ауправляющие входы обоих весовых сумматоров подключены к выходу блока АРУ,Логический анализатор уровня содержитэлементы совпадения, число которых равно чисду каскадов многокаскадного усидитедя, первые входы которых подкдючены к соответствующим единичным выходам многоканального блока сравнения,вторые входы второго и последующих эдементов совпадения объединены и подключены к первому нулевому выходу много3 ЯЭканального блока сравнения, третьи входы третьего и последующих элементовсовпадения также объединены и подключены ко второму нулевому выходу и т.д.до последнего входа последнего элемента совпадения, подключенного к предпоследнему нулевому выходу многоканального блока сравнения, а выходами логического анализатора уровня являются выходы элементов совпадения. Логический анализатор уровня также содержит логические элементы совпадения с инвертированием, первые входы которых подключенык соответствуюшим единичным выходаммногоканального блока сравнения, а выходы каждого логического элемента совпадения с инвертированием соединены ссоответствующими входами всех последующих логических элементов совпадения синвертированием. Кроме того, блок коммутации содержит две линии задержки идва ключевых каскада, входы которыхподключены к соответствующим выходамлиний задержки, а выходы объединены, атакже последовательно соединенные дифференцируюшую цепь и триггер, выходы. которого подключены к управляющим входам соответствуюших ключевых каскадов,а вход дифференцируюшей цепи соединенсо входом одной иэ пиний задержки.На фиг. 1 представлена структурнаяэлектрическая схема предлагаемого устройства; на фиг. 2 и 3 - схемы логического анализатора уровня, 1-й и 2-й варианты выполнения; на фиг. 4 - схема блока коммутации.Регулируемое устройство для усилениясигналов содержит усилительные каскады 1-5, многоканальньай блок 6 сравнения, логический анализатор 7 уровня,пер-,вый и второй весовые сумматоры 8 и 9,блок 10 коммутации и блок 11 автоматической регулировки усиления АРУ), причем логический анализатор 7 уровня состоит иэ элементов 12-16 совпадения илилогических элементов 17-21 совпаденияс инвертированием, а блок 10 коммутации состоит из двух линий задержки 22и 23, двух ключевых каскадов 24 и 25,дифференцируюшей цепи 26 и триггера 27.Устройство работает следующим образом,Входной сигнал поступает на последовательно соединенные усилительные каскады 1-8, где усиливается и ограничивается, если имеет достаточно большую амплитуду. С выхода каждого усилительногокаскада 1-8 сигналы с разной амплитудой поступают на детекторы многоканаль 5 0 15 20 25 30 35 40 45 50 ного блока 6 сравнения, Продетектированный сигнал усиливается до величины, равной величине напряжения источника литания, Этим сигналом управляются элементы 12-16 совпадения логического анализатора 7 уровня. Сигнална выходе любого элемента 12-16 совпадения появляется только тогда, когда на всех его входах находится высокий уровень напряжения. Поэтому в любой момент времени сигнал позволяется на выходе только одного элемента совпадения, соединенного с тем каналом многоканального блока 6 сравнения, который расположен ближе ко входу многокаскадного усилителя и на котором сигнал превышает порог. Во втором варианте схемы логического анализатора 7 уровня выходной сигнал каждого логического элемента 17-21 поступает на входы последуюших логических элементов 17-21 и закрывает их. далее сигнал поступает на два идентичных весовых сумматора 8 и 9, регулируемых блоком 11 АРУ.С обоих весовых сумматоров 8 и 9 сигналы поступают на блок 10 коммутации, который пропускает на выход либо сигнал от первого весового сумматора 8, либо от второго весового сумматора 9 в зависимости от характера входного напряжения многокаскадного усилителя: если оно нарастает, т,е, его производная во времени положительна, то к выходу подключается первый весовой сумматор 8, если производная отрицательна, т,е, сигнал спадает, то подключается второй ве- совой сумматор 9.Чтобы при подаче на вход последовательно сильного и слабого сигнала коэффициент усиления многоканального усидителя успел восстановиться к приходу слабого сигнала, благодаря блоку 10 коммутации задний фронт сильного сигнала воспроизводится меньшей величины, чем он есть на самом деле, Кроме того, можно менять крутизну заднего фронта и сделать его чрезвычайно крутым, Все это способствует скоростному изменению коэффициента усиления усилителя в целом и обеспечивает переменный коэффициент сжатия амплитуд входных сигналов, который оказывается зависяшим не только от мгновенного значения огибающей входных сигналов, но и от направления ее изменения,формула изобретения 1, Регулируемое устройство для уси-пения сигналов, содержюцее последователь5 8012 но соединенные усилительные каскады, выход каждого из которых подключен к соответствующему входу многоканального блока сравнения, и блок автоматической регулировки усиления (АРУ), о т л и ч аю щ е е с я тем, что, с целью увеличения скорости изменения коэффициента усипения и получения переменного коэффициента сжатия динамического диапазона амплитуд входных сигналов, между выходом О многоканального блока сравнения и входом блока АРУ вкпючеиы последовательно логический анализатор уровня, первый весовой сумматор и блок коммутации, а между выходом логического анализатора 15 уровня и другим входом блока коммутации вкщочен второй весовой сумматор, а управляющие входы обоих весовых сумматоров подключены к выходу блока АРУ.2. Устройство по п. 1, о т п и ч а - щ ю щ е е с я тем, что логический анапиэатор уровня содержит элементы совпадения, число которых равно чиспу каскадов многокаскадного усилителя, первые входы которых подкпючены к соответствующим единичным выходам многоканапьного блока сравнения, вторые входы второго и последующих элементов совпадения объединены и подключены к первому нулевому выходу многоканапьиого блока срав- Зо нения, третьи входы третьего и поспедующих элементов совпадения также объединены и подкпючены ко второму нулевому выходу и т.д. до .последнего входа поспеднего элемента совпадения, подкпюченногок предпоследнему нулевому выходу многоканапьного блока сравнения, а выходамилогического анализатора уровня явпяютсявыходы элементов совпадения,3. Устройство по п. 1 ь о т л и ч аю щ е е с я тем, что логический,анализатор уровня содержит логическиеэлементы совпадения с инвертированием,первые входы которых подключены к ооойветствующим единичным выходам многоканапьного блока сравнения, а выходы каждого логического элемента совпадения синвертированием соединены с соответстчу .ющими входами всех последующих логичеокнх элементов совпадения с инвертированием.4. Устройство по п. 1, о т л и ч аю щ е е с я тем, что блок коммутациисодержит две линии задержки и два кпючевых каскада, входы которых подключенык соответствующим выходам линий задержки, а выходы объединены, а также последовательно соединенные днфференцирующую цель и триггер, выходы которогоподключены к управпяющим входам соответствующих ключевых каскадов, а входднфференцирукщей цепи соединен со входом одной иэ линий задержки,Источники информации,принятые во внимание при экспертизе 1. Патент США И 3813609,кл. Н 03 С 3/22, 1974 (прототип).оставитень Е. Любимоваехред М, Лоя Корректор Л. едактор М. Митровка аказ 10455/7 пиал ППП "Патентф, г. Ужгород ул. Проектна 7 Тираж 999 ВНИИПИ Государствен по делам изобретен 3035, Москва, Ж 35, Подписноеого комитета СССРй и открытийаушская наб., д. 4/