Устройство для обмена

Союз Советских Социалистических Республик(22) Заявлено 09,1078 (2) 2671637/18-24с присоединением заявки Йо(23) ПриоритетОпубликовано 230181, Бюллетень И 9 3Дата опубликования описания 30. 01,81 Государственный комитет СССР но делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ ОБМЕН Указанные недостатки устраненыв устройствах с асинхронным обменомуправляемых сигналами запроса и готовности к обмену, формируемымисоответственно ведущим и ведомымобменивающимися устройствами.Наиболее близким по техническойсущности к предлагаемому являетсяустройство, содержащее блок формирования сигнала прерывания, которыйпо сигналу обращения подает на участвующую в обмене ЭВМ сигнал прерывания. Сигналом прерывания ЭВМ устанавливается в режим динамического 15 останова до последующего г.рерывания запросом на обработку данных бло ции ержащееераторовет проми фиксиства явмости льшим ч уется инхросиг исИзобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных уст ройствах с асинхронным обменом информацией между блоками.Известны устройства обмена с фиксированной продолжительностью цикла обмена, имеющие блок сопряжения и блок синхронизации, который формирует синхронизирующие импульсы через постоянные промежутки времени Ц,Однако при использовании устройства обмена для передачи информации между разными блоками, имеющими различные временные характеристики, необходимо разрабатывать вновьк сопряжения и блок синхронизаИзвестно устройство, соднесколько переключаемых гесинхросигналов, что поэволизводить обмен с несколькированными скоростями Г 2.Недостатком этого устроляется то, что при необходорганизовать обмен между блом разнотипных блоков требольшое число генераторовналов. Недостатком ляется то, что 2 О нала расходует время, длитель деляется длите моментами анал граммной орган 25 ла зто время м кольких ьшкрос даче значитель ции, например работки (проце 30 ющим блоком явэтого устройства явпосле появления сигся дополнительное ность которого опрельностью цикла междуиэа сигнала. При проиэации анализа сигнаожет достигать несекунд, что при переных потоков информамежду блоком перессором) и запоминаляется неприемлемым.Цель Изобретения - повышение быстродействия устройства.Эта цель достигается тем, что в устройство введены коммутатор и блок управления, первый выход которого соединен с установочным входом формирователя синхроимпульсов,второй выход которого соединен с первым стробирующим входом блока управления, к второму стробирующему вхо" ду которого подключен первйй выход задающего генератора, второй выход которого подсоединен к входу коммутатора, выход которого подключен к синхронизирующему входу формирователя синхроимпульсов, управляющийвход коммутатора подключен к второмувыходу блока управления, первый управляющий вход которого является первым входом устройства, второй управляющий вход его - вторым входом устройства, а третий управляющий вход - третьим входом устройства, Блок управления содержит триггер Н 5-типа, два элемента И и элемент ИЛИ, первый вход которого является первым управляющим входом блока, второй вход элемента ИЛИ является третьим управляющнм входом блока, а выход его подключен к первому входу первого эле-. мента И, второй вход которого является вторым стробирующим входом блока, а выход его соединен с первым установочным входом триггера 85-типа, к второму установочному входу которого подключен выход второго элемента И, который является первым выходом блока, первый вход второго элемента И является первым стробирующим входом блока, второй вход второго элемента И является вторымуправляющим входом блока, выход триггера К 5-типа является вторым выходом блока.На Фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 - схема блока управления.Устройство содержит блок 1 переработки информации, запоминающийблок 2, формирователь 3 синхроимпульсов, задающий генератор 4, блок 5управления, коммутатор б.Блок управления содержит первый7 и второй 8 элементы И, элементИЛИ 9 и триггер 10 В 5-гипа.. Блок переработки и запоминающий блок связаны информационными и управляющими связями, к которым могут быть подключены внешние устройства.Первый и второй, управляющие входы блока управления подключены соответственно к выходу запоминающего блока и выходу блока переработки. Третий управляющий вход блока управления является входом устройства, к которому может подключаться внешнее запоминающее устройство. Синхронизирующий вход блока переработки подключен.к первому выходу Формироватдля синхроимпульсов. Второй выход этого формирователя подключен к первому стробирующему входу блока управления, к его второму стробирующемувходу подключен первый выход задающего генератора. Первый выход блока управления подключен к установочному входу формирователя синхроимпульсов, а второй выход блока -к управляющему входу коммутатора,вход которого подключен к второмувыходу задающего генератора, а выход к синхронизирующему входу формирователя синхроимпульсов.Первый управляющий вход блокауправления является первым входом 15 элемента ИЛИ 9, второй вход которого является третьим управляющимвходом блока, а выход подключен кпервому входу первого элемента И 7,выход которого подключен к первому 2 О установочному входу триггера 10, авторой вход первого элемента И является вторым стробирующим входомблока. Первый и второй входы второго элемента И 8 являются соответ ственно первым стробирующим и вторым управляющим входами блока. Выход этой схемы является первым выходом блока и подключен к второму установочному входу триггера, выход которого является вторым выходом блока.Устройство для обмена работаетследующим образом.Задающий генератор вырабатываетпоследовательность импульсов, проходящих через коммутатор на вход формирователя. Формирователь циклически вырабатывает серии синхроимпульсов, поступакщих в блок переработки. Приобращении к запоминающему блоку, блок40 переработки формирует одновременнос сигналом обращения к запоминающему блоку и сигнал запроса, поступающий на второй управляющий входблока управления, формирователь 3 за 45 канчивает по установочному сигналувырабоку серии синхроимпульсов,обеспечивающих завершение переработки информации в блоке 1, и по окончании последнего необходимого для О обработки синхроимпульса (СИ) формирует управляющий сигнал для коммутатора б. По этому сигналу коммутатор отключает задающий генератор 4от формирователя 3, на синхронизирующий вход которого перестают по ступать высокочастотные импульсы,Очередной СИ не вырабатывается иблок 1 переходит в режим статического останова. Сигнал, управляющийкоммутатором б в блоке управленияфиксируется на триггере.После окончания процесса выборкиинформации запоминакщий блок формирует сигнал "Готовность", поступающий на первый управляющий вход бло ка управления. По совпадению этогосигнала с импульсом высокой частоты, поступающему из задающего генератора, управляющий сигнал с входа коммутатора снимается (триггер 10 возвращается в первоначальное состояние), на вход формирователя начинают поступать импульсы высокой частоты с задающего генератора и формирователь вырабатывает синхроимпульс, по которому в блоке переработки производится обработка информации, поступившей из запоминающего блока в магистральные шины. Стробирование сигналов импульсами высокой частоты производится для исключения временных неопределенностей при работе схем.В том случае, если время выборки из запоминающего блока мало и сигнал готовности появляется до синхроимпульса, по которому ведется обработка, останова не происходит. Работа происходит аналогично, если обращение ведется к внешнему устройству.Введение блока управления, коммутатора и организации их связей в устройстве обеспечивает остановку выработки синхроимпульсов, начиная с синхроимпульса, по которому ведется обработка информации, принимаемой из запоминающего блока. Останов продолжается до момента появления сигнала "Готовность" на выходе запоминающего блока, свидетельствующего о наличии информации в магистральных шинах, Поскольку привязка сигнала "Готовность" производится к импульсам высокой частоты, период следования которых составляет .в современных устройствах 30-50 нс, то только этим и определяются потери времени при обмене, так как время срабатывания триггера укладывается в полупериод высокой частоты.Устройство позволяет организовать асинхронный обмен, практически без потерь времени на обработку сигналов "запрос-ответ" и обеспечивает при обмене сокращение потерь времени от нескольких сотен наносекунд до микросекунд по сравнению с известными устройствами асинхронного обмена, в том числе и использующими режим динамического остано-. ва. Это позволяет стыковать блок обработки с запоминающим блоком, существенно отличающимися друг от друга быстродействием, при этом в каждом случае бЫстродействие при.обмене является максимальным для данного запоминающего блока и блока обработки. При наличии быстродействующего запоминающего блока, когда блок переработки работает медлен 5 0 15 20 25 Зц 40 45 0 О 60 но относительно запоминающего блока, скорость передачи полностью определяется блоком переработки, без дополнительных задержек.Формула изобретения 1. Устройство для обмена, содержащее формирователь синхроимпульсови задакщий генератор, причем первыйвыход формирователя синхроимпульсовявляется выходом устройства, о т -л и ч а ю щ е е с я тем, что, сцелью повышения быстродействия устройства, в него введены коммутатори блок управления, первый выход которого соединен с установочным входом формирователя.синхроимпульсов,второй выход которого соединен спервым стробирующим входом блока управления, к второму стробирующемувходу которого подключен первый выход задающего генератора, второйвыход которого подсоединен к входукоммутатора, выход которого подключен к синхронизирующему входу формирователя синхроимпульсов, управляющий вход коммутатора подключен квторому выходу блока управления,первь 1 управляющий вход которогоявляется первым входом устройства,второй управляющий вход его - вторымвходом устройства, а третий управляющий вход - третьим входом устройства.2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок управления содержит триггер В 5-типа,два элемента И и элемент ИЛИ, первый вход которого является первымуправляющим входом блока, второйвход элемента ИЛИ является третьимуправляющим входом блока, а выходего подключен к первому входу первого элемента И, второй вход которого является вторим стробирующимвходом блока, а выход его соединенс первым установочным входом триг-гера ВБ-типа, к второму установочному входу которого подключен выход второго элемента И, который является первым выходом блока, первыйвход . второго элемента И являетсяпервым стробирующим входом блока,второй вход второго элемента И является вторым управляющим входомблока, выход триггера К 5-типа является вторым выходом блока.Источники информации,принятые во внимание прн экспертизе1. Авторское свидетельство СССРР Зб 9562, кл. О Об Е 3/00, 19712. Патент США Р 4052702,кл, 340-178,5, 1977.3. Патент Японии Р 50-29772,кл. 97/7 0 1, 1975 (прототип).НИИП илиал ПП акаэ 10031/б 4 Тираж 756 Подписыент , г. Ужгород, ул. Проектная, 4