Устройство сдвига цифровой информации

О П-РГ С А И Е ИЗЬБРЕТЕН ИЯ Союз СоветскихСоциалистическихРеспублик и 743036 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУпо ленам изобретений и открытий(54) УСТРОЙСТВО СДВИГА ЦИФРОВОЙ ИНФОРМАЦИИ 1Изобретение относится к вычислительной технике и может быть использовано в различных устройствах преобразования последовательного парафазного кода в параллельный код.Известны устройства сдвига цифровой информации, состоящие из регистра, ячейки которого содержат по четыре элемента И и по два триггера 1.Недостатками их являются сложность и невысокое быстродействие.Наиболее близким по техническому реше о нию к предлагаемому является устройство сдвига цифровой информации, содержащее два регистра сдвига на триггерах, входы каждого из которых соединены с выходами предыдущего триггера через вентили, управляющие входы которых подключены к соответствующим шинам синхронизации 2). Кроме того, это устройство содержит счетный триггер, два элемента И и элемент ИЛИ, образующие формирователь синхроимпульсов, подключенный своими выходами к шинам синхронизации.20Это устройство имеет большее быстродействие, однако его недостатком является сложность из-за большого количества элементов И, триггеров и связей между элементами, что обусловливает также низкую надежность.Целью изобретения является упрощение устройства.Поставленная цель достигается тем, что в устройство сдвига цифровой информации, содержащее регистр сдвига на Д-триггерах, вход сброса каждого из которых соединен с шиной сброса, тактовый вход - с выходом соответствующего первого и второго элементов И, а информационный вход - с инверсным выходом предыдущего Д -триггера, первые входы первого и второго элементов И соединены с выходом элемента ИЛИ и со счетным входом Т-триггера, вторые входы первого и второго элементов И соединены соответственно с прямым и инверсным выходами Т-триггера, входы элемента ИЛИ соединены с первой и второй парафазными входными шинами, введен параллельный регистр на Д-триггерах, информационный вход каждого из которых соединен со второй парафазной входной шиной, вход разрешения - с прямым выходом соответствующего Д-триггера регистра сдвига, тактовый вход - с соответствующим выходомпервого и второго элементов И, а вход сброса - с шиной сброса, подключенной к входу сброса Т-триггера,На чертеже представлена функциональная схема устройства.Устройство содержит регистр сдвига 1 на Д-триггерах 2, первый 3 и второй 4 элементы И, элемент ИЛИ 5, Т-триггер 6, параллельный регистр 7 на Д-триггерах 2, первую 8 и вторую 9 парафазные входные шины, шину сброса 10. Выходом устройства являются выходы Д-триггеров 2 параллельного регистра 7.Перед началом сдвига на шину сброса 10 подается импульс, который устанавливает в исходное состояние регистры 1 и 7 и Т-триггер 6, характеризующиеся высоким уровнем на инверсном выходе Т-триггера 6 и низкими уровнями на инверсных выходах Д-триггеров 2 регистра сдвига 1.При поступлении единичной информации высокий уровень поступает на информационные входы всех Р 1-триггеров 2 параллельного регистра 7, однако только первый Д-триггер 2 этого регистра 7 изменяет свое состояние на обратное. По заднему фронту импульсов на первой 8 или второй 9 парафазных информационных входных шинах Т-триггер 6 изменяет свое состояние, тактируя в дальнейшем запись во второй Д-триггер 2 параллельного регистра 7. Поступление второго импульса информации переключает второй Д-триггер 2 регистра сдвига 1, закрывая запись в первый триггер 2 параллельного регистра 7. При этом второй триггер 2 параллельного регистра 7 или изменяет свое состояние на обратное (при единичной информации на входе),или остается в исходном состоянии.Последующая запись информации в Д-триггеры 2 параллельного регистра 7 происходит аналогично и определяется разрядностью регистров 1 и 7.Предлагаемое устройство имеет меньшееколичество элементов.5формула изобретенияУстройство сдвига цифровой информации, содержащее регистр сдвига на Д-триггерах, вход сброса каждого из которых сое 1 ф динен с шиной сброса, тактовый вход - свыходом соответствующего первого и второго элементов И, а информационный входс инверсным выходом предыдущего Д-триггера, первые входы первого и второго элементов И соединены с выходом элемента ИЛИ и со счетным входом Т-триггера, вторые входы первого и второго элементов И соединены соответственно с прямым и инверсным выходами Т-триггера, входы элемента ИЛИ соединены с первой и второй гО парафазными входными шинами, отличающееся тем, что, с целью упрощения устройства, оно содержит параллельный регистр на Д-триггерах, информационный вход каждого из которых соединен со второй парафазной входной шиной, вход разрешения - с прямым выходом соответствующего Д-триггера регистра сдвига, тактовый вход - с соответствующим выходом первого и второго элементов И, а вход сброса - с шиной сброса, подключенной к входу сброса Т-триггера.Источники информации,принятые во внимание при экспертизе1, Шигин А. Г. Цифровые вычислительные машины, М., Энергия, 1971, с. 178 - 179,и 2, Авторское свидетельство СССР476601, кл. б 11 С 19/00, 1972 (прототип).СССРйд. 4/5роектная,И Гос делам осква Пат