Ячейка памяти для регистра

оп 737991 Соко Советских Социалистических Республик(51)М. Кл. С 11 С 19/00 с присоединением заявки Ко Государственный комитет СССР по делам изобретений и открытий) ЯЧЕЙКА ПАМЯТИ ДЛЯ РЕГИС ситс я к вычисли- ожет быть испольвычислительных аемых устть только для для счета,и хранения инвхдомэлО ме Изобретение отнотельной технике и мзовано в электронныхмашинах,Известен счетный триггер, содержащий прямой и инверсный однофазныетактируемые 0-триггеры с перекрестипереключением их выходов ко входам,объединенные тактовые входы которыхобразуют счетный вход триггера 1).Наиболее близким к предлагаемомупо технической сущности является регистровое запоминающее устройство споследовательной записью, содержащее в качестве ячеек памяти регистрсоединенные через вентили записи,сигнальные триггеры по числу, регистров, линии задержки и вентили задержки 2).Каждое из рассматривройств можно использоваодной цели: либо тольколибо только для записиформации.Недостатком известных устройствявляется низкая помехоустойчивостьсилу выбранных схем построения,Цель изобретения - повышение помехоустойчивости ячейки памяти длярегистра,Поставленная цель достигается тем,что в ячейку памяти для регистра,содержащую основной В-триггер и элементИ-НЕ, шину разрешения счета, шинузаписи, тактовые шины и шйны установки 1 и 0, введены дополнительный Э-триггер и элемент И-ИЛИ-НЕ;выход которого соединен с 0-входомосновного Р-триггера, выход основно О го О-триггера подсоединен к 0-входудополнительного В-триггера, выходыкоторого соединены с выходами разрядарегистра и с первыми входами элемен там И-ИЛИ-НЕ соответственно, 8-вход 15 основного Э-триггера и И"вход допол - нительного Э-триггера подключены к " шинеустановки 0, а Б-вход дополнительного и Н-вход основногоР-триггеров соединены сшиной уста новки 1, С-входы основного и дополнительного 0-триггеров соединенысоответственно с тактовыми шинами,второй вход элемента И-ИЛИ-НЕ подключен к выходу элемента И-НЕ, один из 25 входов которого соединен с импульснымодом разряда регистра и третьим вхоэлемента И-ИЛИ-НЕ, другой входемента И-НЕ соединен с шиной разренйя счета и четвертым входбм эле нта И"ИЛИ-НЕ, пятый вход которогоподключен к шине записи, а шестой вход - к потенциальному входу разряда регистра.На фиг. 1 изображена функциональная схема ячейки памяти для регистра, а на фиг, 2 - временные диаграммы режимов работы.Ячейка памяти для регистра содержит элемент 1 И-НЕ, элемент 2 И-ИЛИ-НЕ, основной 3 и дополнительный 4 Р-триггеры, шину 5 разрешения сМета, шину б записи, тактовые шины 7, 8 и шины 9,10 установки 1 и ОфЯчейка памяти для регистра работает с двумя синхронизирующими импульсными последовательностями С и Т(фиг. 2), Такие последовательности применяют для синхронизации, например, в ЭВМ. В таких системах обработка информации происходит по строб- импульсу, а выдача информации по такту, Следовательно, все сигналы, приходящие на входы ячейки памяти синхро(О низированы (кратны) с Фактом.Ячейка памяти в счетном режиме работает следующим образом, 25С приходом первого импульса, счетной последовательности (нремя 1, нафиг. 2) и потенциала разрешения счета РС 4 на входах элемента 2 И-ИЛИ-НЕпоявляются три единицы. Следователь " "но,на выходе элемента 2 появляетсяО, Трйггер Подготовлен к перебросу ис приходом строб-импульса (времяна фиг. 2) изменяет свое состояние(время Ф на фиг, 2), после чего элемент 2 еще не готов к работе. Логическая единица на соответствующиевходы приходит с выхода триггера 4,,с выхода элемента 1 И-НЕ (на входеего логический О импульсной последовательности С но время большее 1) и инверсия РР. Таким образом,на входе Р-триггера 3 состояние не 4изменяется до тех пор, пока не приходит второй счетный импульс С(время 1 ) . С приходом этого импульса " "снимаетсяединица с соответствующеговхода 2 элемента 2 И-ИЛИ-НЕ, а на выходеэтого элемента появляется.единица и подготавливает триггер 3 к пе.ребросу. С приходом строб-импульса(время 4) триггер 3 перебрасываетсяи подготавливает к перебросу триггер4, который, в свою очередь, перебрасйвается с приходом очередного такта(время 14). Дальше цикл повторяется,1начиная со времени.В режиме записи информации ячейки памяти работает следующим образом. 60С йриходом импульса записи входной логической 1 ф (время С 1), ко" торуюнужно записать, готов к работеэлемент И на соответствующих входахэлемента И-ИЛИ-НЕ 2. Следовательно, 65 на выходе элемента 2 (на входе Р-триггера 3) появляется логическийО , который подготавливает, а строб-импульс С (время Ф.в) перебрасывает триггер 3 с логического О на логическую 1. Триггер 3 изменяет свое состояние и подготавливает,1а такт Т(время 1.) перебрасывает триггер 4, Таким образом, на его выходе Ят записываетсЯ логическаЯ 1, Это состояние может длиться сколь угодно долго.Рассмотрим нозврат ячейки памяти в исходное состояние (время 1 ) или перезапись входной информации (логический О) по, сигналу РР. Сигнал РР приходит во время(или в другое время), изменяя выходное состояние элемента. 2 с логического О на логическую 1, что н свою очередь, по строб-импульсу С вызывает переброс триггера 3 (время 1) и переброс по такту Т триггера 4 (время Ф.), что равнозначно переходу разряда регистра и исходное состояние.Вячейке памяти есть еще дне шины: шина установки 1 и шина Установки О, причем вход Установки О триггера 3 (вход В) соединен со входом Установка 1 триггера 4 (нход Б), а вход Установка 1 триггера 3 (вход Б) соединен со входом Установка О триггера 4 (нход В). Такое соедине- . ние позволяет упростить схему ячейки памяти, так как иначе необходим еще один дополнительный иннертор между выходом триггера 3 и входом триггера 4. Исходное состояние триггера н этом случае обратное состоянию триггера 4. Кроме того, дополнительные входы Установка Оф и Установка 1 позволяют задавать различные начальные услония счета,Предложенную ячейку памяти можно применять без изменения схемы для построения любых схем вычислительной техники, содержащих память.Формула изобретенияЯчейка памяти для регистра, содержащая основной Р-триггер и элемент И-НЕ, шину разрешения счета, шину записи, тактовые шины и шины установки 1 и О, отличаю щ а я с я тем, что с целью повышения помехоустойчивости ячейки памяти для регистра, в нее введены дополнительный Р-триггер и элемент И-ИЛИ-НЕ, выход которого соединен с Р-входом основного Р-триггера, выход основного Р-триггера соединен с Р-нходом дополнительного Р триггера, выходы которого соединены с выходами ячейкипамяти и с первыми входами элемента И-ИЛИ-НЕ соответственно, Я-вход ос737991 нл 9 лесивг Ооаиииапо П ОЯ новного Р-триггера и й-вход дойолнительного.Р-триггера подключены к шине установки 0, а Я-вход дополнительного и В-вход основного Р-триггеров соединены с шиной установки 1, а С-входы основного и дополнительного Р-триггеров соединены соответственно .с тактовыми шинами, второй вход эле мента И-ИЛИ-НЕ подключен к выходу элемента И-НЕ, один из входов которо го соединен с импульсным входом ячейки памяти и третьим входом элемента И-ИЛИ-НЕ, другой вход элемента И-НЕ соединен с шиной разрешения счета ичетвертым входом элемента И-ИЛИ-НЕ,пятый вход которого подключен к шинезаписи, а шестой вход - к потенциальному входу ячейки памяти,5Источники йнформации,принятые во внимание при экспертизе1. Авторское свйдетедьствО СССРВ 362351, кл. С 11 С 11/40, 07.04.71.2, Авторское свйдетельство СССРМ 377877, кл. 6 11 С 19/00, 05.01.71737991 Составитель А, ВоронинРедактор ЛВеселовская Техред А.ЩепанскаяЗаказ 2571/9 орректор В, Синицк Филиал ППП1 Натент 1, г. Ужгород, ул, Проектна о Тираж бб 2 ЦНИИПИ Государственног по делам изобретений 113035, Москва, Ж, РаПодписноекомитета СССРи открытийшская наб д. 4