Счетчик-таймер

(11711689 Союз СоветснихСоциалистическихРеспубпии К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Дополнительное к авт. свид-ву 22) Заявлено 18.07,75 (21) 2157479/18-21 51)М. Кл.Н 03 К 23/00 6 06 Р 1(04 соединением заявки РЙ сударстввннмй комитет СССР о делам изобретений и открытий,2 (088,8) Да ликования описан 2) Авторы изобретени В. Е. Панкин, О. А. Знаменский и В В. Виноградов 1) Заявите(54) СЧЕТЧИК. ТАЙМЕР изобрет ляция и гается тем что в ходной логический го соединены с шина еса а выход подклю истра и логического од которого подклюй вход соединен с вь первым входом выИзобретение относится к импульсной техни. Известно устройство для счета и преобразования импульсного сигнала, содержащее дешифра. тор, арифметическое устройство, блок памяти5 с произвольным обращением, адресное устройство, блок сравнения, логические элементы управляющей логики, генератор, регистр, счетчики с устройствами записи и сброса 1),Недостатком данного устройства является его сложность.Наиболее близким по технической сущности к заявленному является устройство, содержащее входной логический элемент И, входы которого соединены с шинами сигналов записи и адреса, а выход которого подключен к первым входам регистра и логического элемента ИЛИ, второй вход которого подключен к шине сброса, третий вход соединен с выходом блока сравнения и первым входом выходного логичес. кого элемента ИЛИ, второй вход которого че рез первый логический элемент И соединен с первым выходом счетчика и первым входомвторого логического элемента И, вторые входы упомянутых логических элементов И соединеныс первым входом блока сравнения, шиной сигнала управления режимом и первым входомдешифратора, второй вход которого соединенс регистром и вторым входом блока сравнения,третий вход которого подключен к третьемувходу дешифратора и второму выходусчетчика,первый вход которого соединен с выходомупомянутого логического элемента ИЛИ Ю.Недостатком данного устройства является невозможность его использования в качестве широтно.импульсного модулятора и интерполятора.Целью ения является широтно-импуль.сная моду интерполяция входных сигналов,Поставленная цель дости устройство, содержащее в элемент И, входы которо ми сигналов записи и адр чен к первым входам рег элемента ИЛИ, второй вх чен к шине сброса, трети ходом блока сравнения и40 45 50 55 3 7 ходногс логического элемента ИЛИ, второй вход которого через первый лоп 1 ческий элемен 1 И соединен с первым выходом счетчика и первым входом второго логического элемен. та И, вторыс входы упомянутых логических элементов И .:Оединены с первым входом блока сравнения, шиной сигнала управления режи мом и первым входом депв 1 фратора, второй вход которого соединен с регистром и вторым входом блока сравнения, треп 1 й вход которого подкл 1 очсн к третьему входу де 1 пифратора и второму выходу счетчика, первый вход которого соединен с Выходом упомянутого логи 1 еско. го элемента ИЛИ, введены два дополнительных логических элемента ИЛИ, триггер, логический элемент И - ИЛИ блок вентилей и блок пуска, первый вход которого соединен с шиной счетного сигнала, второй входс шиной сброса, третий вход - с выходом счетчика, четвертый вход подключен к выходу входного логическс го элемента И, а выход блока пуска соединен с дополнительным входом блока сравнения, Вторым. входом счетчика и первым входом ло. гического элемента И - ИЛИ., Второй вход кото. рого соединен с шиной сигнала управления ре. жимом, третий вход подключен к выходу ре. гистра, четвертый вход соединен со вторым вы. ходом счетчика и первым Входом блока венти. лей, второй вход которого соединен с шиной сигнала адреса, третий вход - с шиной сигнала считывания, а Выход подкл 1 ачен ко второму входу регистра, причем первый вход одного до полнительного лоп 1 ческого элемснта ИЛИ сое. динен с шиной сброса, Второ 11 его вход соединен с выходом блока сравнения, а выход упо. мянутого дополнительного логического элемента ИЛИ соединен с первым входом триггера, ВыхОд которого подклочен к третьему Входу выходного логического элемента ИЛИ, четвер. тый вход которого соединен с Выходом Логического элемента И - ИЛИ, при этом Второй вход триггера соединен с Выходом Второго до. полнительного логического элемента ИЛИ, пер. вый вход которого соединен с выходом входного логического элемента И, а на второй вход подключен к Выходу Второго из уном 51 нутых логических элементов И причем пятый Вход блока пуска соединен с пгиной сигнала управления режимом.Структурная электрическая схема описываемого устройства приведена на чертеже,Устройство содерма 1 т логический элемент И 1, регистр 2, дешифратор 3, счетчик 4, блок сравнения 5, логические элементы ИЛИ б - 9, блок вентилей 10, триггер 11, логические элементы И 12, 13, логический элемент И - ИЛИ 14, блок пуска 15. На входные шины 16, 17 поданы соответственно сип 1 ал управления ре. 1689 4 жимом и счетный сигнал, на ц 1 ины 18, 19 по.даны сигнал записи и сигнал адреса, на шину20 подан сип 1 ал считывания, на шину 21 подансигнал сброса, с выходов 22, 23 снимаютсяинформационные сигналы, с выхода 24, 25спимаютсл выходные управляющие сигналы.Устройство может работать в одном из основ.ных режимов н представлять собой:а) делитель, распределитель накопитель им.пульсовб) регистр с дешифратором;в) формирователь задержки;г) модулятор 1,гциротно импульсный);д) 1 пгтЕрполяор.Выбор режима осуществляется подачей тогоили иного кодового потенциального сигнала нашину 16. Этот сигнал включает те цепи, кото.рые должны сработать в выбранном режиме.Импульсы входной частоты поступают черезвходну 1 о шипу 17 на вход блока пуска 15, который запускается от логического элемента И1 при сип 1 але операции Запись, поступающемуна Вход по шинам 18, 19,По команде Запись информация записывает.ся в регистр 2. Смысл кода в регистре 2 зави.сит от режима работы. Так в режиме "а" онопределяет коэффициент деления счетчика, врежиме "б" - информацшо, передаваемую навыходы 22, 23 через дешифратор 3, в режимах "в" и "г" - длительность интервала вре.мени, причем в рем 1 имс "г обеспечивается цикличная работа, В режю 15 "д" регистр 2 хранитФпараллельный код, преоораэуемый в унитарныи,Счетчик 4 и блок сравпенчя 5 обеспечивают СООтпвтетяс:;",Ю СЧЕТ ИМПУЛЬСОВ И СРаВНЕНИЕ их количества с содержимым регистра 2, т. е. с заданным кодом числа. Счетчик 4 сбрасывается при операции Запись во всех режимах. Со счетчика 4 лараллельный код может быть счи. тан на выход5 по команде Считыва 11 ие, поступающей через шину 20 на логический элемент И 1. Код счетчика может быть также счи. тан через дешифратор 3 на выходы 22, 23, Ши. на 21 обеспечивает первоначальную установку блока пуска 15, счетчика 4 через логический элемент ИЛИ б, а также триггера 11 через логический элемент ИЛИ 8. Включение триггера 11 осуществляется через лоп 1 ческий элемент ИЛИ 9 либо в момент команды по операции Запись, либо от логического элемента И 12, срабатывающего от импульса конца цикла счетчика (сигнал переполнения), поступающего с вь 1 хода переноса счетчика, Функциональный выход 24 является выходом импульсов деления, выходом сип 1 алов задержки, широтно. импульсной модуляции и число-импульсного кода интерполятора. Логический элемент ИЛИ 7 транслирует сигнал либо с триггера 11, либгс логического злемеци И - ИЛИ 14 формирования число-импульсного кода, лцоо с блокасравнения 5, либо с логического элемента И13,При работе в режиме дел 1 ггелц 11 ь 1 цульсывходной частоты через цп 1 ну 17 и 0110 К пуск15 поступают на счетчик 4 и на выходе бло;:.;сравнения 5, подключаемого к,логическоь 1 уэлементу ИЛИ 7 только ц этом рс;ю 1 ме, появляется импульс в момент сравнеши с кодомрегистра 2, записанным в него по командеЗапись,Этот импульс идет на выход 24, а также череэ логический элемент ИЛИ 6 на сброс счет.чика 4. Тем самым осуществляется делениена заданный коэффициент. Во всех режимах,кроме режима "б", на дешифратор 3 поступает. импульс с параллельного выхода счетчика.В режиме "б" на выходы 22, 23 выводитсяинформациЯ с реГистра 2, что прц подключе. 2нии к ннм внешних логических элементов Илибо ИЛИ (не показаны) позволяет осушест.влять либо простую передачу информации, либопередачу с дешифрацией или кодированием,Логический элемент И 13 позволяет использовать в этом режиме и счетчик В качествеполнозарядного двоичного делителя (цли накопителя) . В режиме В схема фОрмцрует интервал времени, пропорциональный коду, эапцса 11.ному В реГистр 2, Интере 1 ал ВРемене 1 снимаетсяс триггера 11, который включается через ло.гические элементы И 1 и ИЛИ 9, а выключается от логического элемента ИЛИ 8 и блокасравнения 5,В режиме "г" схема работает так жс, как и 3в режиме в" с той разницей, что:штервал вр"мени генерируется с периодом двух импульсов,который зацается сигналом переполнения счет.чика, поступающим через логический элементИ 12 и логический элеьлент ИЛИ 9 на триггер11, обеспечивая повторные включения триггера.В режиме "д" логический элемент И - ИЛИ14 обеспечивает формирование весовых серийимпульсов от,счетчика 4 и цх передачу на ло.гический элемент ИЛИ 7 в тех разрядах, которые разрешены регистром 2, Логический эле.мент И - ИЛИ 14 обеспечивает равномерное распределение импульсов в цикле,Импульсы конца цикла (переполнение счетчика) сбрасывают блок пуска 15, в результате 5через выход 24 проходит число импульсов, рав.ное коду.Фо р мула и зо бр етенияСчег 1 ик-таймер, содержащий входной логи.ческий элемент И, входы которого соединены с шинами сцп 1 алов записи ц ацреса, а выход подключен к первым входам регистра и логического элемента ИЛИ, второй вход которого подключен к 1 лнце 05 роса, т 1 зетцй ВхОд сОедицсн с ыходом бла:;а сравненця и первым входо;л выходного лог.;цсского элемента И 11 И, вход,козорОГО через пе 1.вый 1 гопц 1 ескцй элемент Исае 11 цнен с первым Выходом счетчика и первымВходом ВторОГО лопгческОГО элс 11 ента И, вто.рые входы уломянупх логцческпх элементови соедццсны с лервьц,1 входом блока сравне.цп 1 но", сигнала т 1 равленця режимом ипервым в.,:опом дешлфратора, второй вход ко.торсго соединен с регистром и Вторым входомблока сра 11 ненця третий вхоц которого подключен к третьему входу деццфратора и второмувыходу счетчика, первый вход которого соеди.нен с Выходом упам 1111 утого логического эле.мента ИЛИ, Отлцча 1 ошццся тем, что, сцелью тццротн 0.11 мпу 11 ьсной модуляции и интерполяццп Входных сигналов, в него введены двадополнительных лоп 1 ческнх элемента ИЛИ, триг.гер, логическийэле.лент И - ИЛИ, блок вентилейи Олок Г 1 уска, первый ВХОД которого соединенс шичой счетного сигнала, Второй вход соединен с апшой сброса, третий вход соед 1 п 1 ен свыходом счетчика, четвертый вход подключенк выходу вход 10 го логического элемента И, аВыхОД блока пуска соединен с ДополнительнымВходом блока сравнен 11 Я, Вторым ВХОДОМ счетчцка ц первым входам логического элемента. - Ю 1 И, Второй Вход которого соединен с ши: оц снГцала упргвлегця режимом, третий ВхОдлодкгцочсн к выходу регистра, четвертыц входсое,"ц 1 не 11 со вторым выходом счетчика и перпыь 1 ВхОдОм: пока вентцле 11, Второи ВхОд КОХОрого соецине 11 с цллгой сигнала адреса, третийвход со.:дццсн с цл 10 й сигнала считывания, авыход лодкл;о,; .;0 втооому входу регистра,причем первый ход одного дополнительногологического элемента ИЛИ соецинен с шинойс 000 са, второй его вход соедшген с ВыходомОлОка с 1 эаБНС 1 цц а ВыхОд упОмянутого дОпОлни"тельного лопгческого элемента ИЛИ соединенпервым Входом триггера, выход котороГОЛОдключен к третье ;у Входу выходноГО ПОГИческого элемента 11 ЛП, четвертый вход которо.ГО СОЕДЦНЕН С ВЫХОДОМ ЛОГИЧССКОГО ЗЛЕМЕНГа И - ИЛИ, лрц этом второй вход триггера соединен с выходом второго дополнительного логического элемента ИЛИ, первый вход которо.го соедшген с выходом входного логическогоэлемента И, а Второй вход подключен к выходу второго цэ упомянутых логических элементов И, причем пятый вход блока пуска соеди.нен с шиной сигнала управления режимом.Источники н 1 формацци,лрш ятые во внимание при экспертизе1. Патент США Р 3849634, кл. 235 - 92 ДР,19. 11. 74.2. Патент США 11 О 3789195, кл. 235 - 92 Т,29.01,74.