Ячейка однородной структуры

ИЗ 61) Дополнительное к авт. свид-вугг) Заявлено 1007,73,(г 1) 1941401/18 М. Кл. с присоединением заяв рствениый комитетСССРедам изобретенийи открытий(гз) пр итет Опубликовано 25.01,80. Бюллетень Йо 3 Дата опубликования описания 30, 0 1, 80Г. Г, Асатиани, Т. Р, Давидов, В, В. Игнатущенк Л. И. Панцхава и В. Г, Чачанидзе тор ения ИЗ(71) Заявите Ордена Ленина институт проол авлен) ЯЧЕЙКА ОДНОРОДНОЙ СТРУКТУР повы- диород чейке й бло нфор" Изобретение относится к автомати= ке и вычислительной технике и может найти применение для построения цифровых устройств на базе однородных микроэлектронных структур.Известны ячейки однородной струк" туры, содержащие. блок входных лоГических элементов, информационные входы которых соединены с информационными входами ячейки, блок настройки базисных функций, входы которого соединены с настроечными входами ячейки, блок выходных логических элементов, блок логических функций, блок арифметических функций и блок взаимопроникновения сигналов 11).Наиболее близким техническим решением к изобретению является ячейка однородной структуры, содержащая блок входных логических элементов, информационные входы которого соединены с информационными входами ячейки, а вы ходы соединены с группами информационных входов блока логических функций,г 5 блока арифметических функций, блока регистров, блока развязки логических Функций, управляющие входы которых соединены с соответствующими выходами блока настройки базисных функций, входы которого соединены с настроечными входами ячейки, а также блок координатной выборки, блок настройки входных логических элементов, блок совмещения автоматных и коммутационных Функций и блок взаимопроникновения сигналов, регистр, элементы ИЛИНЕ, две группы элементов И, группу элементов НЕ 2).Однако известные устройства имеют низкое быстродействие.Целью изобретения является шение быстродействия ячейки о ной структуры.Это достигается тем, что в я однородной структуры, содержаще к входных логических элементов, и мационные входы которого соединены с информационными входами ячейки, выходы блока входных логических длементов соединены с группами информационных входов блока логических функций, блока арифметических функций, блока регистра блока развязки логических Функций, управляющие входы которых соединены с соответствующими выходамй блока настройки базисных Функций, входы которого соединены с настроечными входами ячейки, блок координатной выборки, выходы которого соединены с входами блока настройки базисных функций и через блок настройки входных логических элементов с уп-, равляющими входами блока входных логических элементон, управляющие входы блока совмещения автоматных и коммутационных функций и блока взаимопроникновения сигналов соединены с соответствующими выходами блока настройки базисных функций, выходы блока логических Функций, блока арифметических функций, блока развязки логических функций, блока совмещения автоматных и коммутационных функций, блока взаимопроникновения сигналов соединены с соответствующими входами блока выходных логических элементов, входы блока настройки выходных логических элементов соединены с соответствующими входами ячейки, вход блока арифметических функций является тактирующим входом ячейки, регистр, элементы ИЛИ-НЕ, две группы элементов И, группу элементов НЕ, выходы блока входных логических элементов соединены через элементы ЯЕ группы с информационными входами блока совмещения автоматных и коммутационных ; 25 функций и блока взаимопроникновения сигналов, выход блока логических функций соединен с входами блока развязки логических функций и блока совмещения автоматных и коммутационных функций, р выходы блока регистров через регистр соединены с первыми входами элементов ИЛИ-НЕ, соответствующие выходы блока настройки базисных Функций через элементы ИЛИ-НЕ соединены З 5 с первыми вХодами элементов И первой и второй групп, вторые входы которых соединены с соответствующими выходами блока настройки базисных Функций, выходы элементов И первой и второй групп соединены с соответствующими входами блока вы" ходных логических элементов, вы" ходы которого соединены с выходами ячейки, вход регистра соединен с тактирующим входом ячейки. ,45Яа чертеже представлена функциональная схема ячейки однородной струк.туры,Она содержит блок 1 вхоцных логи рческих элементов;блок 2 настройкивходных логических элементов, блок 3настройки базисных функций, блок 4логических Функций, блок 5 арифметических функций, блок 6 регистров,блоФ 7. развязки логических Функций,блок 8 совмещения автоматных и коммутационных функций, блок 9 взаимопроникновения сигналов, регистр 10, блок11 координатной выборки, элементыИЛИ-НЕ 12 и 13, элементы ЯЕ 14, элементы И 15 первой группы, элементыИ 16 второй группы, блок 17 выходныхлогических элементов.ячейка .,однородной структуры функ. ционирует следующим образом. 65 На выходах блока 11 координатнойвыборки вырабатывается единичный логический уровень, который подключаетсоответствующие входы ячейки к блоку2 настройки входных логических элементов и настроечные входы ячейки кблоку 3 настройки базисных функций,Далее осущеотвляется запись,в блок 2кода настройки блока 1 входных логических элементов, в результате чеговыбранные информационные входы соединяются со схемой ячейки, и записьв блок 3 кода настройки ячейки нареализацию базисных функций,При выборе блока 4 логических функций ячейка реализует одну из перечисленных функций от одной до четырехпеременных: И, И-НЕ, ИЛИ, ИЛИ-НЕ,равнозначности и неравнозначности,При выборе блока 5 арифметическихФункций ячейка реализует либо последовательный полный сумматор для любых двух информационных входов ячейки, либо одну из перечисленных функций от одной до четырех переменныхс задержкой на один такт: И, И-НЕ,,ИЛИ, ИЛИ-НЕ, равнозначности и неравнозначности. В этом случае к схемеячейки подключается тактирующий вход.При реализации ячейкой четырехразрядного сдвигового регистра используются блок 6 регистров, регистр 10,элементы ИЛИ-НЕ .12 и 13 и элементы И15 и 16, а также тактирующий входячейки. Пусть ячейка реализует четырехразрядный сдниговый регистр с управлением, В этом случае блок 6 подключает к регистру 10 от одного дообъединенных через дизъюкцию трехинформационных входов ячейки, которыемогут быть выбраны произвольно и служат в качестве информационного входачетырехразрядного сдвигового регистра, и один произвольно выбранный изоставшихся инФормационных входовячейки в качестве управляющего входачетырехразрядного сдвигового регистра, При подаче единичного логическогоуровня на информационный вход ячейкикоторый подключен к управляющему входу четырехразрядного сднигового регистра, осуществляется подключение тактирующего входа ячейки к регистру 10и начинается сдвиг информации, Приподаче нулевого логического уровняна указанный информационный вход ячейки тактирующий вход ячейки отключается от регистра 10 и сдВиг информациипрекращается, В этом случае информация через элементы ИЛИ-ЯЕ 12, элементы И 15 и блок 17 выходных логическихэлементов подается на соответствующиевыходы ячейки. При помощи элементонИ 15 осуществляется снятие информации с тех выходов ячейки, соответствующие информационные входы которыхне были использованы в качестве информационных входов регистра 10, Если ячейка реализует четырехразрядныйсдвиговый регистр без управления, блок 6 подключает к регистру 10 от одного до объединенных через дизъюкцию четырех информационных входов ячейки, которые служат в качестве информационного входа регистра 10. В этом случае тактируюций вход постоянно подключен к регистру 10, с которого информация снимается аналогичным образом через элемент ИЛИ-НЕ 13, элементы И 16 и блок 17.10При выборе блока 7 развязки логических функций ячейка реализует на двух произвольно выбранных выходах одну из перечисленных функций от одной до четырех переменных:.И, И-ЯЕ, ИЛИ, ИЛИ-НЕ, равнозначности и неравнозначности. При этом на двух остальных выходах ячейки реализуется либо функция ИЛИ от двух переменных, либо выдача одного произвольно выбранного переменного. 2 ОПри выборе блока 8. совмещения автоматных и коммутационных функций функционирует и блок 4, В этом случае осуществляется подключение одного произвольно выбранного информационного входа ячейки к ее произвольно выбранному выходу, Для остальных информационных входов и выходов ячейка реализует одну из перечисленных функций от одной до трех переменных: И И-НЕ, ИЛИ, ИЛИ-НЕ, равнозначности и неравнозначности. При выборе блока 9 взаимопроникновения сигналов ячейка реализует полный базис коммутационных функций.35Формула изобретенияЯчейка однородной структуры, содержащая блок входных логических элементов, информационные входы которого соединены с информационными входами ячейки, выходы блока входных логи- о ческих элементов соединены с группа" ми информационных входов блока логи" ческих функций, блока арифметических., функций, блока регистров, блока развязки логических функций, управляю щие входы которых соединены с соответствующими выходами блока настройки базисных функций, входы которого соединены с настроечными входами ячейки, блок координатной выборки, - 5 О выходы которого соединены с входами блока настройки базисных функций и чЕрез. блок настройки входных логических элементов с управляющими входами блока входных логических элемен-тов, управляющие входы блока совмещения автоматных и коммутационныхфункций и блока взаимопроникновениясигналов соединены с соответствующими выходами блока настройки базисныхфункций, выходы блока логических функций, блока арифметических функций,блока развязки логических функций,блока совмещения автоматных и коммутационных функций, блока взаимопроникновения сигналов соединены с соответствующими входами блока выходных логических элементов, входы блока настройки, выходных логических элементов соединены с соответствующимивходами ячейки, вход блока арифметических функций является тактирующимвходом ячейки, регистр, элементы ИЛИЯЕ, две группы элементов И, группуэлементов НЕ, отличающаяс я тем, что, с целью повышения быстродействия, выходы блока входныхлогических элементов соединены черезэлементы НЕ группы с информационнымивходами блока совмещения автоматныхи коммутационных функций и блока взаимопроникновения сигналов, выход блока логических функций соединен с входами блока развязки логический функций и блока совмещения автоматных икоммутационных функций, выходы блокарегистров через регистр соединены спервыми входами элементов ИЛИ в , соответствующие выходы блока настройкибазисных функций через элементы ИЛИЯЕ соединены с первыми входами элементов И первой и второй групп, вторые входы которых соединены с соответствующими выходами блока настройки базисных функций, выходы элементов И первой и второй групп соединены с соответствующими входами блокавыходных логических элементов, выхо"ды которого соединены с выходамиячейки, вход регистра соединен с тактирующим входом ячейки,Источники информации,принятые во внимание при экспертизе1. Ускач М. й. Разработка и исследование многофункциональных перестраиваемых элементов и устройств наМДП-интегральных схемах. - Автореф,дис, на соиск.учен. степени канд, техн.наук. М.: 1970.2. Прангишвили И, В. и др, Принципы построения вычислительных устройстеи методы организации вычислительныхпроцессов на однородных структурах,АВТ, вып, 3. Рига, Зинатне, 1972,с 24, рис. 1 (прототип) .711563 ставитель В. Чачанидзехред М.Петко Корректо актор Т. Клюкина Т 1 ароии,акаэ 9013/Зб раж 7 исное ИПИ Государственного комитета СССРпо делам изобретений и открытий Москва, Ж, Раушская наб., д. 130 5 Фили ПП фПатент , г. ужгород, ул. Проектная,