Устройство для восстановления работы процессора

Союз СоветскихСоциалистическихРеспублик ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ пц 696465(53)М, Кд.6 06 Р 11/04 6 06 Г 9/16 вки М -исоединением з Гееударстееннюй немет СССР не делам изебретенн н еткрытнй3) Приоритет Опубликовано 11.79. Бюллетень Ле ния описания 10,11.. Самарский с 1) Заявител УСТРОЙСТВО ДЛЯ ВОССТАНОВЛЕНИЯ РАБОТЫ ССОРА Изобретение ислительной техтноси ся к области выможет быть при алой и средней менен произ Изсоде жашее бло триггеры,прввл леме ис ро етвер ым вх Однако, оно имеет недостаточное быстродействие,Наиболее близким по технической сущ.1 О ности к предложенному является устройство, содержащее узел контроля, первый и второй входы которого соединены соответ. ственно с первым входом устройства и первым выходом блока микропрогрвммнот 5 го управления, второй и третий выходы которого соединены соответственно с первыми выходом устройства и входом локальной памяти, первый и второй выходы которой соединены соответственно со20 вторым выходом устройства и третьим входом узла контроля, в второй вход локалькой памяти является вторым входом устройства, узел прерываний, первый выход которого соединен с первым входом блока микропрограммного управления 12.Однако это устройство также имеет низкое быстродействие при выполнении процедуры восстановления после обнаружения ошибки.Цель изобретения - повышения быстродействия устройства.Это достигается тем, что в устройст во введены блок вспомогательных региств, блок регистров повтора, коммутатор, два регистра, три триггера, элементы ИЛИ и И. Выход узла контроля через коммутатор соединен со входом первого регистра, Второй выход узла прерываний через первый регистр соединен с первым входом второго. регистра и входом первого элемента ИЛИ, выход которого соединен с входом узла прерываний, первыми входами первого и второго триггеров. Выход первого триггера соединен с ч тым входом узла контроля и втор одом блока микропрограммного управления, четвертый выход которогосоединен со вторым входом первого триггера и через первый элемент И - со вторым входом второго регистра, первый выход которого соединен с первым входом третьего триггера, а второй выход через последовательно соединенные вто-. рой элемент ИЛИ и второй элемент И со ацен с первым входом блока регистров .повтора, второй вход и выход которого соединены соответственно с выходом блока вспомогательных регистров и третьим входом локальной памяти. Входы блока вспомогательных регистров соединены с третьим входом устройства, первым выходом локальной памяти, третьим, пятым и щестым выходами блока микропрограммного управления, седьмой выход которого соединен со вторыми входами второго и третьего триггеров, третьим входом второго регистре и пятым входом узла контроля. Восьмой выход блока микропрограммного управления через третий триггер соединен с входом второго элемента ИЛИ. Девятый выход блока микропрограммного управления соединен с входом второго элемента И и через второй триггер - со входом первого элемента И.Блок - схема устройства приведенана чертеже.Устройство для восстановления работы процессора содержит блок 1 обработки, блок 2 микропрограммного управления, локальную память 3, блок 4 вспомогательных регистров, блок 5 регистров повтора, коммутатор 6, узел 7 прерываний, уэеп 8 контроля, регистры 9 и 10 триггеры 11-13, элементы ИЛИ 14 и 15, элементы И 16 и 17.Устройство работает следующим обраюм.Каждая микрокоманда задает два операнда в локальной памяти 3 и функцию блока 1. В процессе выполнения микрокоманщ 1 выполняется этап чтения исходных операндов из локальной памяти 3 и выполнения операции в блоке 13 и этап записи результата операцйи на место одного иэ исходных операндов в локальной памяти 3. Блок 2 осуществляет дешифрацию микрокоманд и, синхронизацию работы устройства, вырабатывая четыре серии синхросигнепов, сдвинутых друг от носительно друга: СИ 1-СИ 4 с четвертого, девятого, шестого и восьмого выходов блока 2 соответственно. Выполнение каждого этапа микрокоманды синхроннзируется последовательностью СИ 1-СИ 4, причем второй этап каждой микрокоман ды по времени выполнения совмещаетсяс первым этапом следующей микрокоманды. Узел 8 контролирует работу устройства. При возникновении сбоякоммутатор6 выделяет типы ошибок соответственноэтапу выполнения микрокоманды, в которой они возникли, Сигналы типов поступают на временное хранение в регистр шествующее сбойной микрокоманде, сбрасывает узел 8, регистр 10, триггеры12 и 13 сигналом с седьмого выхода,блока 2, после чего осуществляет. вози 55 рат к сбойной микрокоманде, Таким образом уменьшаются потери времени на 9. По установленному разряду регистра 10 9 элемент 14 вырабатывает запрос намикропрограммное прерывание, поступающий в узел 7 и на входы триггеров 11и 12. В результате прерывания управление передается микропрограмме повтора, 15 поите чего регистр 9 сбрасывается сигналом иэ узле 7. До выхода на прерывание устанавливается триггер 11, который запрещает любое изменение состояния устройства. Устройство содержит дваблока регистров 4 и 5. Каждый цикл вблок 5 по СИЗ принимается информацияо состоянии устройства, которая необходима для повторения текущей микрокоманды. Это - адрес локальной памяти 3 и 25адрес микрокоманды из блока 2, первоначальное содержимое изменяемой ячейкилокальной памяти 3 и состояние блока 1.В следующем цикле по СИ 2 через элемент 17 этаинформация переписывается в блок 5, В случае ошибки в данноймикрокоманде регистр 9, триггеры 12и 13, элементы 15 и 16 обеспечиваютблокировку изменения информации в блоке 5 в тот момент, когда в нем находи 3ся информация, относящаяся к сбойноймикрокоманде. Для этого по СИ 1 черезэлемент 16 информация переписываетсяиз регистра 9 в регистр 10. При ощибке типа, соответствующего второму этапу, блокировка производится немедленночерез элемент 15 и инверсный вход элемента 17. При ошибке типа, соответствующего первому этапу по СИ 4 устанавливается триггер 13, и блокировка, такимобразом, задерживается на один цикл.,Для предотвращенйя сброса блокировкипо СИ 2 устанавливается триггер 12, инверсный выход которого запрещает прохождение СИ 1 через элемент 16, Микропрограмма повтора, пользуясь информацией иэ блока 5, восстанавливает состояние устройства, непосредственно пред5 69повторение, поскольку повторяется самыйэлементарный шаг в вычислениях - микрокоманда. Кроме того расширяютсявозможности повторения, так как различные системные действия (прерывания,операции ввода-вывода и т, п.) реализуются микропрограммным путем,формула изобр ете ния Устройство для восстановления работы процессора, содержащее узел контроля, первый и второй входы которого соединены соответственно с первым входом устройства и первым выходом блока микропрограммного управления, второй и третий выходы которого соединены соответственно с первым выходом устройства и входом .локальной памячи, первый и второй выходы которой соединены соответственно со вторым выходом устройства и третьим входом узла контроля, второй вход локальной памяти является вторым входом устройства, узел прерываний, первый выход которого соединен с первым входом блока микропрограммного управления, о т л и ч. а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены блок вспомогательных регистров, блок регистров, повтора, коммутатор, два регистра, три триггера, элементы ИЛИ и И, причем выход узла контроля через коммутатор соединен со входом первого регистра, второй выход узла прерываний через первый регистр соединен с первым входом второго. регистра и входом первого элемента ИЛИ, выход которого соединен 6465 6с входом узла прерываний, первыми входами первого и второго триггеров, выходпервого триггера соединен с четвертымвходом узла контроля и вторым входом5 блока микропрограммного управления,четвертый выход которого соединен совторым входом первого триггера и черезпервый элемент И - со вторым входомвторого регистра, первый выход которогосоединен с первым входом третьеж триггера, а второй выход через последовательно соединенные второй элемент ИЛИ ивторой элемент И соединен с первымвходом блока регистров повтора, второйвход и выход которого соединены соответственно с выходом блока вспомогательных регистров и третьим входом локальной памяти, входы блока вспомогательных регистров соединены с третьим входом устройства, первым выходом локальной памяти, третьим, пятым и шестымвыходами блока микропрограммного управления, седьмой выход которого соединен25со вторыми входами второго и третьеготриггеров, третьим входом второго регистра и пятым входом узла контроля,восьмой выход блока микропрограммногоуправления через третий триггер соединен с входом второго элемента ИЛИ, деЗОвячый выход блока микропрограммногоуправления соединен с входом второгоэлемента И и через второй триггер - совходом первого элемента И.Источники информации,35принятые во внимание при экспертизе1. Авторское свидетельство СССРМ 535867, кл, (3 06 Р 9/16, 197.2. Патент США М 3533065,кл. 340-3.72.5 1970 (прототип).696465 Составитель Б, Гуще ведактор А, Виноградов Техред М. Келемеш Корректор А.67 ко ПодписноеСР аказ 5 атент", г. Ужгород, ул. Проектная, 4 филиал 68/49 Тираж 780 БНИИПИ Государственного компо делам изобретений и открь 3035, Москва, Ж, Раушская тета ССтийнабд,